完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我的问题是关于DDS编译器6。 在标准操作模式下，具有以下配置： fclk 60 MHz 16位相位宽度 无杂散动态范围96 dB（相位发生器和Sin Cos） 我得到的强组件比第二个强大的组件高30 dB，总是相隔20 Mhz。 我想请一些关于如何抑制该图像（相差20 MHz）的指针，因为我似乎没有正确配置SFDR。 请注意，我要记住我在zc706-fmcomms5上工作 最好的祝福 乔治 
0
|
|
相关推荐
3个回答
|
|
|
乔治，
我怀疑由于时钟频率，支线是固有的。 如果你可以将它配置为“消失”，我会感到惊讶。 你检查了你的正弦查找表吗？ Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
你好奥斯汀，
非常感谢您的回复。 我可以请问如何查看查找表，以及这对我有何帮助？ 此外，您能否解释一下，这些10 Mhz来自哪里？ 有什么办法可以知道这个时钟频率可以达到的最高抑制水平是多少？ 谢谢 乔治 |
|
|
|
|
|
R，
正弦查找表位于BRAM中。 查看生成的文件。 不过，我怀疑这是个问题。 DDS创造了各种各样的马刺。 得到的输出需要滤波（至少一个低通滤波器，其截止频率为生成信号）。 另外要注意的是，杂散不是不正确的频谱分析仪设置或数字示波器上的FFT的假象。 抑制杂散通常以输出频率+/- 10 KHz为中心。 在这个兴趣范围内应该几乎没有能量。 当需要更宽带宽的无杂散响应时，通常使用跟踪滤波器。 谷歌： dds刺激自由反应 那里有很多好的阅读。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2389 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
388浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1250
评论
淘帖
293
