干货：教科书级透彻分析 RISC-V

电子

来源：内容来自「芯来科技」，谢谢。
日前，芯来科技的创始人胡振波发表了一场主题为《面向物联网的开源 RISC-V 处理器设计和开发》。直播中吸引了来自华为海思、紫光展锐、中兴微电子、中天微、AMD、Intel 等知名半导体公司的工程师，清华大学、上海交大、电子科大、国防科大、中科院等高校微电子、集成电路、计算机科学与技术等相关专业老师和学生参加，直播间收听人数达到 3600+。
直播过程中，直播间仅限 300 位名额，由于一下子涌入太多人，这场直播先后经历了没有画面、有画面没有声音、胡老师精心准备的视频播放不出，整个直播时间从一个小时磕磕绊绊延长到了两个半小时。
尽管如此，在直播过程中，胡老师分享了很多精彩的观点，可以说是干货满满，金句频出，对 RISC-V 进行了教科书级的透彻分析。为了弥补直播效果不流畅带来的遗憾，我们特意整理出此次干货，与大家分享！

本次课件《面向物联网的开源 RISC-V 处理器的设计和开发》
下载地址 :
https://eyun.baidu.com/s/3nwvO0rf
密码：3r5d
本次课程胡老师主要从以下几个地方展开讲解

那么，让我们看一下技术大牛是如何看待当下 RISC-V 处理器现状的。
一、关于 RISC-V 和开源 RISC-V 内核蜂鸟 E203
RISC-V 作为一个全新的指令集架构，自 2010 年在伯克利大学诞生以来倍受关注。2015 年成立基金会以来，在全球范围内发展势头迅猛，RISC-V 得到了产业界、科研、教育、及国家***层面的广泛关注与重视。
在 2017 年的时候，RISC-V 在国外已经诞生了很多的开源 RISC-V 处理器内核，但是在国内一直没有贡献具有影响力的开源内核，这是很令人遗憾的。并且很多国外开源内核也是使用抽象层次比较高的 Chisel、BlUESPEC、Systemverilog 等语言开发且文档很不完善，不利于本土爱好者和初学者快速上手 RISC-V
，所以我开发了一个使用工业级 Verilog 标准开发的开源 RISC-V 内核（蜂鸟 E203）上传至 Github，希望能够为国内的科教领域提供一个简单易上手的学习素材。目前蜂鸟 E203 内核在中国大陆的爱好者、初学者和高校领域已经广泛的被使用和学习起来，为了让越来越多的爱好者可以学习蜂鸟 E203
RISC-V 处理器内核，为此我们还推出了配套的开发板。
具体内容详见
https://github.com/SI-RISCV/e200_opensource/tree/master/doc
蜂鸟 RISC-V 开源处理器软硬件演示视频

本次直播中涉及到的技术细节很多，本文无法展开进行详述，下文重点对胡老师分享的观点进行分享
二、关于常见的 RISC-V 的几个误区
误区 1：此开发非彼开放
首先需要纠正的是，RISC-V 并不是世界上第一个开放的处理器架构，大家所知道的 OpenSPARC，OpenPower，以及（可能）接下来的 MIPS 都是，但是它们都是企业主导的
。而 RISC-V 是第一次以非盈利中立组织（英文称之为 Foundation）来维护指令集标准，并向全世界进行开放，正是这种更加纯粹的开放，RISC-V 以前所未有的速度被普及和接纳。以蜂鸟 E203 为例，其启动和传播完全出于个体的自发行为，如果是使用其他商用架构，那是不可能做到的。

误区 2：此 Free 非彼 Free
精确的说：RISC-V 架构是一种 Free 的指令集架构。Free 的英文存着着多重含议，Free 在 RISC-V 的理解上应该是自由（Freedom），而非免费。自由是驱动创新的原动力，大多数人对于处理器的一些基本的概念并不了解，导致大多数人将 RISC-V 与“一款免费开源的处理器”划上等号，而在国内免费往往成为劣质的代名词。夸大宣传 RISC-V 的免费，对国内产业发展无裨益的。

误区 3：此 OpenSource 非彼 OpenSource
一提到开源（OpenSource），大家总会把 RISC-V 与 Linux 相比较，就想可以在那里下载？其实二者有很大差异，Linux 开源的是源码，有主线源码库
，RISC-V 开源的是文字标准，是基金会维护的一张纸，无源码库。所以用 RISC-V 跟 DDR、USB 等硬件标准类或通讯协议类比可能更合适些（DDR 等标准从一开始就是开放的，且不断升级，RISC-V 的 ISA 标准也是开放和不断衍进）。当然，由于处理器内核是最复杂且软硬件综合一体的 IP，所以相比普通的接口类标准，还有其特殊性和显著性。

误区 4： RISC-V 只适用于 IoT
现在很多说法称，RISC-V 只适合 IoT，或者说特别适合，这二种说法其实都不准确。首先要提出一个“绝对壁垒”和“相对壁垒”的概念，如果在某个领域有严格的二进制兼容要求，多老的程序在新系统上都要求可以跑，那这是一个有绝对壁垒的生态。但是在嵌入式领域内，这种绝对生态壁垒（二进制兼容）并不存在，嵌入式设备的软硬件一体性和源代码重编译特性决定了其只存在生态的相对壁垒。
所以，我们应该反过来说，IoT 的生态相对门槛更低，所以 RISC-V 的接纳难度更低，拥有广泛的增量市场和定制化需求，因此是 RISC-V 介入的机会点
，而 RISC-V 标准和技术本身并不局限于 IoT 领域。

误区 5：RISC-V 等于新的设计语言和方法学
最近以 Chisel 为代表的新的设计语言和方法学被广泛讨论（当然这种新的设计语言在业界已经不是第一次出现），新的设计语言和方法确实能够加速编写代码的速度，能够带来新的想象空间，但是芯片行业中还是有很大的特殊性，目前的关键路径在于高昂的 NRE 费用和试错成本（包括时间成本），所以芯片产业目前阶段还是比较稳健。
过分强调新的设计语言和方法，让很多人误解成 RISC-V 必须要用新的设计语言和方法进行设计，从而引发一些不必要的争议，偏离了讨论的方向。正如前边反复强调的
，RISC-V 只是一份开放指令集标准，与新的设计语言和方法学毫无关系。所以建议本土产业更需专注解决核心产业有和无的问题，将 RISC-V 与新的设计语言和设计方法打包宣传会带来很多噪音，对于 RISC-V 的推广并无裨益。

误区 6：RISC-V 等于不要 IP 版税
这也是 RISC-V 很常见的误区和标签，到目前为止，人类已知的商业模式无非是卖产品、卖服务或流量变现。芯片行业主要是前两种，芯片行业通行的 IP 模式依赖的版税方式，本质上等于卖服务。
就如同本人通过出版社出版的专业书籍，虽然版税很少，但是也积极协助出版社，保障发行质量，因为这样才可以通过出版社发行的成功让自己获得回报。如果说出版书籍没有版税，那我就一年出 100 本书（堆字数）就是了，出版社发行的后续问题找我就不搭理。
所以说，对于商业 IP 而言，没有 IP 版税，如何能保证产品品质以及对客户的长期负责，甚至还可能让用户认为，便宜没好货。
正如前边反复强调的，RISC-V 只是一份开放指令集标准，和具体商业模式无关，一味强调 RISC-V 没有版税会带来很多的困惑和不必要的噪声，对 RISC-V 的发展也无任何裨益。

最后，胡老师强调，为了让 RISC-V 能够更加健康的发展和传播，RISC-V 不应该被贴上上述这些误区中描述的任何标签。如果一定要给 RISC-V 一个标签，我认为就是唯一的二个字“开放”。

三、关于 RISC-V 的未来趋势
我们都处于历史长河中，在大的趋势过程中，个人都非常渺小。从整个处理器发展历史过程来看，总体上的趋势呈现二个基本方向：第一是愈发开放，第二是愈发平民化。
让我们回顾历史：

处理器诞生之初：以 IBM / Sun 为代表的整机和服务器，开启了人类信息化的大潮；
第一次变革：以 Intel / AMD 为代表的 x86 处理器芯片，极大地推进了 PC 和服务器的普及和繁荣；
第二次变革：以 ARM / MIPS 为代表的商用处理器架构授权+IP 授权，奠定了嵌入式和移动手持设备井喷的基础；
第三次变革：我们认为是以 RISC-V 为代表的开放标准，将进一步打破封闭，推动行业发展繁荣。

对于 RISC-V 而言，从历史潮流来看，它是顺势而生，即使 RISC-V 不出现，也会出现其他类似开放架构出现。
从开放趋势角度来看，RISC-V 的目标是成为一种由基金会维护的开放通用的指令集架构，按照产业变革路径，整机到处理器芯片到处理器 IP，最终到 RISC-V 标准，是历史的必然。所以，从它诞生开始，因其开放，得到了诸多大型公司和社区的支持，因此生态发展迅速，当生态建设不再由一家公司而是由全行业推动时，其速度远远高于以往由单一商业公司推动，且成本被均摊。
从平民化的趋势角度来看，RISC-V 在技术上利用后发优势，所以简洁，模块化和可扩展，满足 AIoT 万亿级市场的差异化需求。
四、关于 RISC-V 的商业本质
关于 RISC-V 的商业本质，胡老师总结如下，仅仅代表个人观点，不代表机构和平台观点，抛砖引玉，和大家分享。
对于处理器生态，我们先谈谈三个背景观点。
背景观点一：处理器生态中最昂贵的成本是什么？我个人认为第一是教育成本：即人民普遍的熟悉程度；第二是接受成本：即人民愿意投入的时间。
通俗说，就是有钱难买我愿意，这部分成本昂贵到无法用钱造就和购买 ; 这是之前非主流商业架构面临的最大并且几乎无解的问题。

观点二：处理器生态的核心是什么？除去前边提到的绝对壁垒，如果从长期来看，生态的核心不是存在多少已有的 Codes 和方案，生态的核心是“人心”和“人性”。
“人心”对自由的向往会导致其更倾向于开放的技术，“人性”的懒惰决定了处理器生态会存在主链效应，主链形成后，天平迅速倾斜，另外，人的精力有限，不需要那么多架构，当一个主链形成，侧链迅速被弱化。

观点三：没有门槛的舞台将造就是壁垒最高的舞台，绝对 Open 的市场将催生出更加绝对的垄断。
首先 RISC-V 肯定需要专业的商业公司，商业公司的专注性，能够推进产业的落地，开源也促进生态，并反哺商业公司。当我们辩证地去分析开放标准对门槛的影响时，它的双重性就特别显著，它降低了生态的参与门槛，同时抬升了商业公司的门槛，经过一段时间的发展和整合，将造就出更加绝对的商业垄断。

以上观点的阐述是为了提出 RISC-V 的商业本质，由于它从诞生初期就标准化，彻底开放，所以将生态中最昂贵的成本降到几乎为 0，解决了生态中所有的核心问题，包括人心和人性以及推广成本的问题。另外，在这样一个充分自由，完全标准化的开放生态中
，RISC-V 商业公司的壁垒就只有绝对的技术和服务，以及其他的常规商业要素壁垒。

综合以上所有观点，RISC-V 可能是中国处理器 IP 产业最后一次机会，这是处理器产业变革的最后一次趋势，也已经开放到底了。我们中国总是在谈追赶，谈超越
，但是在 RISC-V 这个新生机遇上，确是观望，又等人家已经跑了两圈了，才来入场，又要谈追赶谈超越，那就只能靠转发杨超越了。
在这种新的机遇面前，我们应该 All-in 的投入进来，否则一旦新的商业格局再次重新形成，中国在此领域将机会甚微。

由于目前越来越多国内外的 RISC-V 处理器 IP 在不断出现，结尾给大家总结下当前阶段 RISC-V 商用 IP （不仅 RISC-V
IP，也是任何一种芯片 IP）必备的的五大要素：
1、充足的验证质量：
一流的设计，成熟和稳健的设计方法，良好的代码可读性，以及充分的验证以保证质量。为客户的芯片集成与 ASIC 流程带来便利与信心，为客户提升产品研发效率，抢占市场先机，这是对商用处理器 IP 的基本要求；
2、专业、本地、服务：专业、优质、和及时的本地化服务，为客户的成功长期保驾护航；
3、出色的 PPA：出色的 PPA （Power Performance Area）参数和良好的可扩展性，为客户的产品带来出色竞争力和差异性；
4、代码密度足够高：优异的代码密度（Code Density），为客户的芯片节省宝贵的片上 SRAM 或 Flash 存储空间从而降低其芯片成本；
5、完善的 IDE：一流的图形化集成开发环境（IDE，Integrated Development
Environment），通过完善的功能以及优秀的体验提升用户的生产效率，这对于面向 AIoT 领域的芯片产品

搜索历史

干货：教科书级透彻分析 RISC-V

相关推荐

精选推荐

最新话题

热门话题

创建小组步骤

站长推荐 /7