完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
现在我需要估算PCB上的整个线路延迟。
最好知道K7 FFG900package里面的插针延迟。但是,我找不到任何关于它的东西。任何人都可以告诉我哪种文件定义了延迟。谢谢你! |
|
相关推荐
4个回答
|
|
在Vivado中,您可以导出IO,并且生成的csv在ps中有延迟。
来自命令行的Partgen -v也会导出文本文件.pkg,这也会导致时间延迟。 问候, 乔恩 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 16:55 , Processed in 1.053013 second(s), Total 75, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号