完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在4x8模式下使用时,有人知道IN_FIFO Q输出的解复用样本顺序吗?
即。 Qn [3..0]样品1或2? 似乎无法在数据表(ug741 v1.3)中找到这一关键信息。 |
|
相关推荐
6个回答
|
|
是的,我的问题是关于蚕食订单,那就是数据表中没有提到的内容。
它只是说在4x8模式下,4位输入被解复用为8位输出。 我假设第一个半字节是位0..3但是通常的非对称fifo不是这种情况,它将较小的宽度输入打包到输出的最重要的一端! 所以要确认你说: Q [3..0] =半字节1,D的第一个样本 Q [7..4] =半字节2,D的第二个样本 ? 在原帖中查看解决方案 |
|
|
|
您是否在询问ISERDES如何连接到4x8中的IN_FIFO?
然后Q1-> Dn,Q2-> Dn,Q3-> Dn和Q4-> Dn。 或者是输入数据的FIFO? 那么它: D0 [3:0]映射到Q0 [7:0], D1 [3:0]映射到Q1 [7:0], ..................... D9 [3:0]映射到Q9 [7:0] 但我认为这是在I / O用户指南UG471中 |
|
|
|
|
|
|
|
|
|
|
|
是的,我的问题是关于蚕食订单,那就是数据表中没有提到的内容。
它只是说在4x8模式下,4位输入被解复用为8位输出。 我假设第一个半字节是位0..3但是通常的非对称fifo不是这种情况,它将较小的宽度输入打包到输出的最重要的一端! 所以要确认你说: Q [3..0] =半字节1,D的第一个样本 Q [7..4] =半字节2,D的第二个样本 ? |
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
423浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 17:12 , Processed in 1.222246 second(s), Total 49, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号