电子发烧友论坛|
汇编中加载数据用的是LDW，5个cycle之后就会到达寄存器，并没有体现出缓存命中率的问题。
LDW是固定5个cycle，请问缓存命中率低，带来的延迟体现在什么地方？ 难道是LDW之前，有什么延迟吗？ 
0
|
|
相关推荐
5 个讨论
|
|
lifei639156 发表于 2020-5-25 10:09 请问 如果5 cycle后数据到不了寄存器，是不是LDW之后的代码也停止执行，直到数据到了寄存器？ |
|
|
|
|
|
|
|
lifei639156 发表于 2020-5-25 10:36 非常感谢！ 请问如果每次都从内存中加载的话，一个LDW大概会被stall多少个cycle？ |
|
|
|
|
|
|
|
|
这就取决于什么位置的内存了。 比如L1 Cache/RAM， L2 CACHE/RAM， ShareRAM, DDR都不一样。有兴趣可以实际测一下，比5个cycle多出来的就是memory access stall的时间。 http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
TI 邀您玩转论坛！精美奖品“说”拿就拿~,获奖名单公布啦，来看看你中奖了没！
78617浏览 404评论【TI 有奖活动】TI 告诉你哪些技术可以让智能音箱设计如此简单？ 答题闯关还能赢好礼！
263664浏览 187评论【100%中奖】TI技术论坛“挖宝”中奖名单新鲜出炉！ 快来看你中奖了没？！
44044浏览 150评论开奖啦，快来看看你中奖了吗？——【TI 岁末有奖活动】有“料”你就来，大奖等你拿！
438222浏览 140评论
/8 
762
评论
淘帖
2918
9
