[问答]

Kintex IO最大容差怎么回事

2654 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我有一个信号进入3.3V组，信号的最高电平可能是4.2v，到目前为止逻辑可以正常工作..但我担心它是否会破坏FPGA或只破坏IO引脚？我检查数据表，它说IO的最大额定值是VCC0 + 0.55V .... 谢谢 0
2020-5-20 09:26:21　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答举报刘颖相关推荐 • deep-sleep,不同的io口唤醒原因永远都是io0这是怎么回事？ 428 • 使用esp32c3,用不同的io口唤醒深度睡眠，发现唤醒的原因都是io0唤醒的，这是怎么回事？ 555 • 将Kintex 7 FPGA与CMOS输入DAC连接如何实现？ 2352 • 紧急求助，内置稳压器的PIC单片机IO口电压怎么回事 5985 • ADS5560不加输入的时候在差分输入端用示波器观察会发现有一个干扰是怎么回事？这是什么原因呢？ 291 • 什么是STM8S103的HSI容差？ 2451 • 为什么我设置差分走向老是提示错误？ 3101 • 差分对约束有些乱了不是配对信号怎么回事？ 3349 • multisim14.0中进行最坏情况分析进行添加容差时，容差选项里元器件的名称都是什么意思？详细见图 4496 • 设计一个带有Kintex7 FBG676的系统,我想知道GTX IO是否可以用作多功能IO？ 1305 1个回答

答案对人有帮助，有参考价值 0 是。任何超过绝对最大额定值的电压都会损害FPGA。基本上，长期可靠性将受到影响。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- -------------------

2020-5-20 09:32:34 评论举报贾佳斌