完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨好朋友，
这是一个8位并行计数器的程序 typedef unsigned char u8; void counter（volatile bool run，volatile int delay，volatile u8 * counter）{#pragma HLS INTERFACE ap_none register port = counter #pragma HLS INTERFACE ap_none register port = delay #pragma HLS INTERFACE ap_none register port = run #pragma HLS RESOURCE variable = delay core = AXI4LiteS metadata =“ - bus_bundle CONTROL_BUS”#pragma HLS RESOURCE variable = return core = AXI4LiteS metadata =“ - bus_bundle CONTROL_BUS” volatile u8 counter_reg = 0; while（run == 1）{volatile int i = 0; for（i = 0; i * counter = counter_reg ++;}} 我应该使用哪种数据类型来使其成为4位并行计数器？ 最好的祝福， Deepa krishnamurthy 
0
|
|
相关推荐
5个回答
|
|
|
没有4位长的内置C类型，因此您需要查看UG902 v2016.4，第207页（“任意精度数据类型库”）。
否则，当它达到16时，你可以明确地溢出8位计数器。 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
@deepa_krishnaif你计算你的计数器就像这个计数器=（计数器+ 1）＆amp;
0xf，我很确定逻辑优化会产生4位变量。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
谢谢你的解决方案
|
|
|
|
|
|
我试着屏蔽这些位......但是端口仍然是8位。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2874 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
889
评论
淘帖
1614
