完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有一个带有RF FMC模块的KC705。它们以RF板122.88 MHz提供的默认采样率工作。
RF板上的ADC / DAC为AFE7225,数据采用2线LVDS。参考固件使用IDELAY,ISERDES和位对齐机将ADC / DAC连接到Kintex 7上的FIFO,然后读/写文件。 当我将采样率降低到10.24 MHz时,数据会出现乱码。 相对于较低采样率的操作,是否存在一些已知的固有问题? 我想IDELAY调整是没有必要的。 |
|
相关推荐
1个回答
|
|
嗨,
为什么不使用Chipscope来调试这个应该清除问题的问题。 因此,没有用于为IDELAY输入提供时钟的最小时钟。 为了确认您可以查看kintex-7数据表中的特性 - 第29页-http://www.xilinx.com/support/documentation/data_sheets/ds182_Kintex_7_Data_Sheet.pdf 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 05:13 , Processed in 1.231045 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号