为什么ADC数据读取会不正确？

嗨，
我坐在这里沮丧..
我有一个Patmod1我试图配置。
这是一个12位转换。
据我所知，它的输出是16位长，其中只有12 LSB是有用的数据。
我试过制作一个移位寄存器，它在每个时钟周期将数据从ADC移到左边。
然后是一个计数器，当它计数到16时，需要12 LSB并将其存储在Temp信号中。
如果它实际上改变了ADC的输出，我试图在LED的输出上制作一个“状态机”，但是我只是接通或者每次都是随机的。
我使用电位计和3.3伏输入ADC。
这是代码。
--------------------------------------------------
--------------------------------
图书馆IEEE;
使用IEEE.STD_LOGIC_1164.ALL;
使用IEEE.STD_LOGIC_ARITH.ALL;
使用IEEE.STD_LOGIC_UNSIGNED.ALL;
实体广告是
端口（data_in：在STD_LOGIC中;
--data_out：out STD_LOGIC;
clk：在STD_LOGIC中;
SCLK：出STD_LOGIC;
rst：在STD_LOGIC中;
chip_select：out STD_LOGIC;
--An：输出STD_LOGIC_VECTOR（1 downto 0）;
领导：出局STD_LOGIC_VECTOR（7 downto 0））;
- segment：out STD_LOGIC_VECTOR（7 downto 0））;
结束广告;
建筑广告的行为是
signal clk_counter：std_logic_vector（1 downto 0）：=“00”;
signal clk_div：std_logic：='0';
signal reference_value：std_logic_vector（15 downto 0）;
信号temp：std_logic_vector（11 downto 0）;
信号计数：整数范围0到3：= 0;
signal count2：整数范围0到16：= 0;
--signal count3：整数范围0到50000000：= 0;
开始
-------------------
clock_divide：process（clk）
开始
如果rising_edge（clk）那么
计数