完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1277
|
我在VHDL中使用Xilinx，我使用Coregen生成FIFO。
现在我正在尝试使用它...我想将500个数据存储到FIFO中并读取它... 我的FIFO工作但只能存储1个数据，所以它没用... 我有一个类似的代码，使用BUTTON2来读取FIFO ...... 模拟工作但不是实现...我加入代码...... 问：您对此错误的来源有任何提示或想法吗？ 提前致谢 ！ FIFO_OUTPUT.zip 1397 KB 以上来自于谷歌翻译 以下为原文 I'm working with Xilinx in VHDL and I used Coregen to generate a FIFO. Now I'm trying to use it... I would like to store like 500 datas into a FIFO and read it... My FIFO works but can only store 1 data so it's useless... And I've a similar code using a BUTTON2 that is used to read the FIFO... The simulation is working but not the implementation... I join the codes... Q : Do you have any tips or ideas of where this error could come from? Thanks in advance ! FIFO_OUTPUT.zip 1397 KB 
0
|
|
相关推荐
3个回答
|
|
|
嗨@ fmousse，你的意思是“模拟工作但不是实施”？
你是说你没有在电路板上获得相同的输出？ 因为实现成功通过。谢谢，Nupur 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 以上来自于谷歌翻译 以下为原文 Hi @fmousse, What do you mean by "The simulation is working but not the implementation"? Do you mean you are not obtaining the same output on the board? Because the implementation is passing successfully. Thanks, NupurThanks, Nupur -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (click on the star mark). |
|
|
|
|
|
嗨@ nupurs，是的，我使用电路板没有相同的结果...... VHDL语法似乎没问题？
我自己学习了VHDL，所以我没有很多建议...... 以上来自于谷歌翻译 以下为原文 Hi @nupurs, yes it's that, I don't have the same result using the board... The VHDL syntax seems ok? I learned VHDL by myself so I havn't had a lot of advices... |
|
|
|
|
|
我认为第一个问题是我没有去抖动，我试着这样做，但我现在还不能，我会再试一次......
以上来自于谷歌翻译 以下为原文 I think that a first problem is that I have no debouncer, I try to do it but I'm not able at the moment, I'll try again... |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2874 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3777
