完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
错误：HDLParsers：164 - “D：/vhdl/LAB/exp7/functions3in1.vhd”第44行。解析错误，意外IDENTIFIER
请任何人帮助我。 我正在发送我的程序。 它是一个通过包的呼叫功能程序。 Thnaks 的Sandip exp7.zip 20 KB 以上来自于谷歌翻译 以下为原文 ERROR:HDLParsers:164 - "D:/vhdl/LAB/exp7/functions3in1.vhd" Line 44. parse error, unexpected IDENTIFIER please can any one help me. i am sending my program. It is a program of call function through package. Thnaks SAndip exp7.zip 20 KB 
0
|
|
相关推荐
3个回答
|
|
|
参考此AR http://www.xilinx.com/support/answers/31118.htmlThanks,Yash
以上来自于谷歌翻译 以下为原文 refer this AR http://www.xilinx.com/support/answers/31118.html Thanks, Yash |
|
|
|
|
|
嗨，
根据我在functions3in1.vhd中的理解，下面的陈述应该在开始之后。 s Give Kudos ----------------------------------------------- ------------------------------------------------ 以上来自于谷歌翻译 以下为原文 Hi, Below statement should come after begin as per my understanding in functions3in1.vhd. s<=(int1,int2,int3,int4,int5,int6,int7,int8,int9,int10); Also, add "return max;" at line number 89/after end loop in mypackage.vhd. Thanks, Anusheel ----------------------------------------------------------------------------------------------- Search for documents/answer records related to your device and tool before posting query on forums. Search related forums and make sure your query is not repeated. Please mark the post as an answer "Accept as solution" in case it helps to resolve your query. Helpful answer -> Give Kudos ----------------------------------------------------------------------------------------------- |
|
|
|
|
|
sandipghose49@gmail.com写道：
错误：HDLParsers：164 - “D：/vhdl/LAB/exp7/functions3in1.vhd”第44行。解析错误，意外IDENTIFIER 请任何人帮助我。 我正在发送我的程序。 它是一个通过包的呼叫功能程序。 Thnaks 的Sandip 这是基本的VHDL。 除了体系结构或函数/过程主块的“开始”与该块的结尾之外，您不能将赋值放在任何位置。 在第一次开始之前，您已经完成了对s的任务。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sandipghose49@gmail.com wrote:This is basic VHDL. You can't put an assignment anywhere other than between the "begin" of an architecture or function/procedure main block and that block's end. You have your assignment to s before that first begin. ----------------------------Yes, I do this for a living. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2389 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1559
评论
淘帖
822
