完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
嗨,
我有以下问题:在系统中我使用FPGA,我也用它来驱动sys_reset引脚。 一切正常,工作正常,直到我将sys_reset驱动为低电平,这会重置系统,但sys_reset永远不会再次上升,因此Program_B为低电平,因此FPGA处于复位状态....(我猜这是一个循环)。 我不明白为什么。 如果我手动关闭并重新启动它就可以了。 为什么sys_reset保持低位? IO被假设为High-Z ... 谢谢, 塞巴斯蒂安 以上来自于谷歌翻译 以下为原文 Hi, I have the following problem: in the system I use the FPGA, I use it to drive the sys_reset pin too. Everything is ok and works fine until I drive the sys_reset low, this resets the system but the sys_reset never goes up again, so Program_B is low and so the FPGA is in Reset.... (it's a loop I guess). I don't understand why. If I manualy do a shutdown and power-up again it's all ok. Why does the sys_reset remain low? The IOs are suppose to be in High-Z... Thanks, Sebastian |
|
相关推荐
4个回答
|
|
|
你在'sys_reset'上有一个上拉电阻吗?
------------------------------------------“如果它不起作用 模拟,它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 Do you have a pull-up resistor on 'sys_reset'? ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
|
|
好点子。
不,我不....但为什么上电时没关系,重置时不行? 以上来自于谷歌翻译 以下为原文 good point. No, I don't.... but why is it ok at power-up and not ok on reset? |
|
|
|
|
|
sebastianro写道:
好点子。 不,我不....但为什么上电时没关系,重置时不行? 如果没有看到板级复位逻辑图,那将很难回答。 - Gabor - Gabor 以上来自于谷歌翻译 以下为原文 sebastianro wrote:That would be very hard to answer without seeing a diagram of your board-level reset logic. -- Gabor -- Gabor |
|
|
|
|
|
塞巴斯蒂安
如果您想节省时间,建议您发布电路板原理图以供审核。 如果您使用'示波器检查信号,请发布波形照片,并描述'示波器和探头(低带宽示波器或探头可以解释奇怪的波形)。 另外,确保已将示波器探头接地到正在探测的电路板上。 没有正确接地的示波器探头会使波形看起来非常嘈杂。 这是两个月前你最后一个帖子中讨论过的Spartan-6设计吗? - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 以上来自于谷歌翻译 以下为原文 Sebastian, If you want to save time, suggest you post your board schematics for review. If you check signals with a 'scope, please post photos of the waveforms, and describe the 'scope and probes (a low-bandwidth scope or probe would explain odd-looking waveforms). Also, make sure you have grounded the scope probe to the circuit board you are probing. A scope probe which is not properly grounded will make the waveform look extremely noisy. Is this the same Spartan-6 design discussed in your last thread, about two months ago? -- Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
|
只有小组成员才能发言,加入小组>>
3138 浏览 7 评论
3433 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2895 浏览 9 评论
4094 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3079 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1356浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1194浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-10 04:30 , Processed in 2.998687 second(s), Total 80, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
726
