完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我想知道生产者使用JTAG和BSDL文件读取Spartan 6 x75t FPGA的每个引脚值
以上来自于谷歌翻译 以下为原文 HI, all i would like know the producer for reading each pin value of Spartan 6 x75t Fpga using JTAG and BSDL File 
0
|
|
相关推荐
5个回答
|
|
|
你为什么要这样做？
您是否已探索过在设计中使用芯片范围的选项？ -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 以上来自于谷歌翻译 以下为原文 Why do you want to do this? Have you explored the option of using chip scope in your design?----------------------------------------------------------------------------------------------- Please mark the post as "Accept as solution" if the information provided answers your query/resolves your issue. Give Kudos to a post which you think is helpful. |
|
|
|
|
|
sekharvlsi写道：
嗨，我想知道生产者使用JTAG和BSDL文件读取Spartan 6 x75t Fpga的每个引脚值 我想知道地狱的确切尺寸。 这听起来对你来说很简单吗？ ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sekharvlsi wrote:I want to know the exact dimensions of Hell. Does this sound simple to you? ----------------------------Yes, I do this for a living. |
|
|
|
|
|
感谢回复，我知道如何使用chipcope和调试，但我想知道如何使用jtag读取fpga中的每个引脚或任何引脚vaule
以上来自于谷歌翻译 以下为原文 thanks for reply, i know how use chipscope and debug , but i would like know how jtag is used reading each pin or any pin vaule in fpga |
|
|
|
|
|
没有规格，我想知道使用jtag阅读针对fpga的pin vaule的过程。
以上来自于谷歌翻译 以下为原文 there are no spec , i would like know the process of using jtag for reading pin vaule for fpga . |
|
|
|
|
|
>没有规格，
有一个规范，它是IEEE 1149.1标准测试访问端口和边界扫描架构。 >我想知道使用jtag读取fpga的pin vaule的过程 标准流程是从像Asset Intellitech或JTAG Technologies这样的公司购买IEEE 1149.1边界扫描工具。 如果您计划创建自己的工具，则需要阅读IEEE 1149.1标准并实现这些功能。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 > there are no spec , There is a specification and it is the IEEE 1149.1Standard Test Access Port and Boundary-Scan Architecture. > i would like know the process of using jtag for reading pin vaule for fpga The standard process is to buy a IEEE 1149.1 boundary scan tool from a company like Asset Intellitech or JTAG Technologies. If you are planning on creating your own tool then you will need to read the IEEE 1149.1 standard and implement the functions. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2874 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1839
评论
淘帖
5285
