完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
669
|
你好，
我试图从一个IP获得2个单独的OP。 当“00000000”=>显示输出时“00000000”=> Colourselect时“00000001”=>显示输出时“00000001”=> Colourselect时“00000010”=>显示输出时“00000010”=> Colourselect 以下为原文 Hello, I am trying to get 2 individual OP's from a single IP. when "00000000" => Displayout <= "1111110011101101"; --count0, display 132, colour red when "00000000" => Colourselect <= "10"; when "00000001" => Displayout <= "1111110011101101"; --count1, display 132, colour red when "00000001" => Colourselect <= "10"; when "00000010" => Displayout <= "1111110010110000"; --count2, display 131, colour red when "00000010" => Colourselect <= "10"; Xilinx doesen't allow the numbers (in red) to be the same on different lines. "Choice 00000000 duplicated in case" - Error Message So is there a way of putting Displayout and Colourselect on the same line to aviod this. Thanks, Alex 
0
|
|
相关推荐
3个回答
|
|
|
这不是Xilinx工具特有的行为，每个VHDL都应该拒绝具有相同值的多个WHEN语句，或者只执行第一个条目。
在WHEN之后可以有多个连续语句，因此当“0010”=> sig1 sig2时，只有一个WHEN当“0001”=> sig1 sig2时分配两个信号 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 This isn't behavior unique to Xilinx tools, every VHDL should reject multiple WHEN statements with the same value or alternatively only execute the first entry. You can have multiple sequential statements after the WHEN, so assign both signals with just one WHEN when "0001" => sig1 <= "110"; sig2 <= "011"; when "0010" => sig1 <= "000"; sig2 <= "001"; ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.comView solution in original post |
|
|
|
|
|
这不是Xilinx工具特有的行为，每个VHDL都应该拒绝具有相同值的多个WHEN语句，或者只执行第一个条目。
在WHEN之后可以有多个连续语句，因此当“0010”=> sig1 sig2时，只有一个WHEN当“0001”=> sig1 sig2时分配两个信号 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 This isn't behavior unique to Xilinx tools, every VHDL should reject multiple WHEN statements with the same value or alternatively only execute the first entry. You can have multiple sequential statements after the WHEN, so assign both signals with just one WHEN when "0001" => sig1 <= "110"; sig2 <= "011"; when "0010" => sig1 <= "000"; sig2 <= "001"; ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
非常感谢你，你已经大量帮助了我！谢谢，Alex
以上来自于谷歌翻译 以下为原文 Thank you so much, you have helped me out massively! Thanks, Alex |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3903
