[问答]

请问AD9364 BBPLL VCO的5个Band是怎么划分的

问答对人有帮助，内容完整，我也想知道答案 0 在“AD9364 Register Map Reference Manual”中关于SPI Register 0x04B - VCO Control设置（第22页），有这样一段话：“When a BBPLL VCO calibration completes, the VCO is in one of 5 bands, coded in this register as 0 through 4.” 按此意思，BBPLL VCO有5个Band，请问这5个Band是这样划分的，在哪里能找到此划分的数据？谢了！ 0
2019-1-8 14:11:40　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答举报杨林相关推荐 • AD9364载波同步可以通过实时控制AD9364内部频综改变接收机本振吗？ 1904 • FPGA配置AD9364怎么操作 3646 • 请问AD9364锁定时间具体是多少？ 1889 • 请问ad9364的最大传输速率是多少 2170 • 如果在接收机上使用AD9364，请问怎么进行载波同步？ 3221 • 使用FPGA纯逻辑配置AD9364流程应该怎样 4565 • 请问如果我没有对ad9364初始化是否它依然处于空闲或者是等待状态 1615 • 使用zed板调试ad9364系统起不来 1622 • AD9364 DATA_CLK送入FPGA，FPGA内部，为什么PLL不能锁定？ 3704 • 请问ad9365的配置寄存器和AD9364是否一样？ 3518 2个回答

答案对人有帮助，有参考价值 0 按我的理解，BBPLL VCO的输出应该是一个单频点的信号，应该是没有带宽的，建议按默认值写入0，也就是不使能VCO BAND。

2019-1-8 14:27:52 评论举报韩冬

答案对人有帮助，有参考价值 0 内部VCO是一个750~1450MHz的宽带振荡器，为了得到比较好的噪声性能，通常会用多个子频段来覆盖这么宽的范围。那么先要找到这个合适的子频段，这个寻找过程就是校正。当找到子频段以后，整个PLL开始闭环工作，直到VCO的频率锁定到参考时钟上。这个过程客户不可见。

2019-1-8 14:44:07 评论举报张丽华