完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2936
|
Hi，您好，
我看了一些资料，说是多核有3种模式，1.single image 一个工程，一个bios配置，code在share memory里，所有的cores执行同样的程序。 问题：所有的核执行同样的程序，有什么意义？ 2.multiple image 每个core有自己的工程，自己的bios配置，自己的memory空间，单独执行自己的任务； 问题：那么这样是不是每个core都有一个main函数，每个core都有一个out文件？ 3.Multiple Image with share code and data 这个也是每个core都会有自己的.out文件？只是为了节省memory空间而已？ 最终可以由HEx6x生成一个最终的文件，烧写到flash里，其中里面有一个boot table，由它全部分配加载地址？ 以上，请帮忙看一下； 
0
|
|
相关推荐
6个回答
|
|
|
Tony.zhang,
您好！ 1.single image 一个工程，一个bios配置，code在share memory里，所有的cores执行同样的程序。 问题：所有的核执行同样的程序，有什么意义？ 答复：典型的情况是每个核的任务类似，但是处理不同的数据流。比如核心网应用中典型的语音转码功能，每个核处理几十到上百路的语音流。另外尽管使用相同的image，可以通过core ID进行部分的区别。比如可以利用核0进行一些芯片全局的初始化。 2.multiple image 每个core有自己的工程，自己的bios配置，自己的memory空间，单独执行自己的任务； 问题：那么这样是不是每个core都有一个main函数，每个core都有一个out文件？ 答复：是的。每个core有自己的main函数和out文件。 3.Multiple Image with share code and data 这个也是每个core都会有自己的.out文件？只是为了节省memory空间而已？ 答复：每个核可以有自己的out文件，不过被调用公共函数可以放在共享内存中。 上面说的是编译链接方面的内容。 具体如何烧写的FLASH里面以及是否需要使用boot table是和ROM bootloader有关的问题，比较复杂。建议参考相关芯片的bootloader文档。附件是一个6474芯片的boot test的例子包，供您参考。 |
|
|
|
|
宝弟弟弟 发表于 2018-6-21 05:27 但是好像66xx的bootloader资料不多，我需要6678的。 |
|
|
|
|
|
Tony.zhang, C6678的资料确实不多。所以推荐你安装C6474 bootloader的例子开始建立基本的概念，而这些概念对C6678是相通的。安装包中的Image_Handling_Utilities.doc非常值得看一下。 具体到C6678的例子，下面链接网页最下面有"Keystone ROM Boot Examples and Reference code"，目前只有一个对C6678PG1.0的PLL问题进行规避的例子。 processors.wiki.ti.com/.../Keystone_Device_Architecture BIOS-MCSDK中的IBL是一个利用二级bootloader进行更加复杂加载的例子。 |
|
|
|
|
宝弟弟弟 发表于 2018-6-21 05:58 谢谢您的解答； 还有以下疑惑： 1.如果是single image模式，用的是共享内存，那么每个核独自有的L1.L2cahe是不是就用不了了？ 2.Multiple image模式下，每个核生成的.out文件，是不是通过工具合成一个.out文件，最后再烧写进去（Norfalsh启动的话，不是外设启动模式）。 |
|
|
|
|
7jfsdfsdf 发表于 2018-6-21 06:06 Tony.zhang, sigle image 模式，每个核L1P/LL2 cache可以使用。 Multiple image模式下，如果使用EMIF16boot模式，基本上需要在NOR boot入口放一个2nd bootlaoder。由这个2nd bootlaoder进行别的核的加载。其他核image存放具体的格式按照和2nd bootlaoder的约定。如果2nd bootlaoder按照ROM code boottable约定加载的话，TI提供的某些工具链是可以使用的。当然也可以按照自定义的方式进行更加灵活的加载。 |
|
|
|
|
宝弟弟弟 发表于 2018-6-21 06:13 大家好， 我最近在尝试C6678的多核多工程烧写（core0、core1各一个工程，core2-7一个工程），采用二次引导。这个过程有两个问题： 1、多核烧写时，core1-7的程序由core0进行DMA搬移，目前是在各个核的L2上操作，即core0 boot后，将其他核的程序搬移到对应核的L2。这样一来，这些L2还能在应用程序里使用吗？目前至少需要用L2存放接收到的数据（基本用400KB左右），用于算法处理。尝试过，貌似不可以。 2、Boot时，core1-7核的搬移在secondbootspi工程里做还是在Core0的应用程序里做好？当前在secondbootspi工程里做过小程序测试，能启动正常。 另外，多工程的多核烧写，哪里有具体的资料不？目前感觉资料很乱啊。 谢谢。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
697 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
607 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1069 浏览 1 评论
765 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
532 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
177浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
138浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
133浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
127浏览 12评论
GD32F303RCT6配置PA4 ADC引脚,将PA2代替key功能，PA2连接时无法实现预期功能，为什么？
75浏览 10评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2253
