完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
ERROR: [VRFC 10-2063] Module
ERROR: [XSIM 43-3322] Static elaboration of top level Verilog design unit(s) in library work failed. 错误显示这个,不太懂这是什么意思。 就是我在设计行为级仿真时,代码完全是书上的,代码没有错误,但是不能仿真,出现这样的错误,希望大神们能够解答一下
|
|
相关推荐
8个回答
|
|
没有发现top模块
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你这不是top模块,top模块就是顶层模块的意思,估计建立项目时起的名字和模块名字没有对应,所以发生了这个错误 |
|
|
|
嗯嗯嗯,对对对 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1693 浏览 1 评论
1447 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1661 浏览 0 评论
943 浏览 0 评论
2451 浏览 0 评论
1507 浏览 38 评论
5706 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-29 18:27 , Processed in 0.717427 second(s), Total 88, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号