[FPGA问答]

我是小白请教FPGA端口初值问题

2017-1-22 20:08:23 4035

0 module led_twinkle(led,clk);// 模块名及端口参数 output [3:0] led; input clk; reg[3:0] led;// 输出端口定义为寄存器型 reg[24:0] counter; // 中间变量counter定义为寄存器型 always@(posedge clk)//在时钟负延跳变 begin counter<=counter+1; //延时时间 if(counter==25'd25000000)//判断是否延时时间 begin led<=~led;// LED灯反转 counter<=0;//重新计数 end end endmodule 请教一下counter的初始值怎么是0；LED的初始值是0，还是1 0
2017-1-22 20:08:23　　评论淘帖0 举报相关推荐 • [求助]电容的初值问题 2530 • 18B20的初值问题 1997 • 关于拉普拉斯变换初值问题的讨论 30 • 拉普拉斯变换求解系统初值问题的探讨 5 • 音乐播放中的中断初值问题 2359 • LV编程事件结构中的初值问题 1727 • 请教硬件大佬教教小白看看这个原理图 11 • 求教！AT89C52定时器初值问题！ 5424 • 51单片机硬件定时器设定的初值问题 25 • 关于C51单片机定时器赋初值问题求解 336 3 个讨论

0 本帖最后由丶吉尔伽美什于 2017-1-22 21:50 编辑推荐添加复位端口，如下： always @ (posedge clk or negedge rst_n) if(!rst_n) led = 0; counter = 0; else …… 这样就知道了初值了。

2017-1-22 21:47:43 评论举报 1^# 丶吉尔伽美什