完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`Xilinx FPGA入门连载40:SRAM读写测试之设计概述 特权同学,版权所有 配套例程和更多资料下载链接: 如图所示,本实例每秒钟定时进行一个SRAM地址的读和写操作。读写数据比对后,通过D2 LED状态进行指示。与此同时,也可以通过chipscope pro在ISE中查看当前操作的SRAM读写时序。 该实例的工程模块划分层次如图所示。 ● Sp6.v是顶层模块,主要完成各个子模块例化、相互接口的互联。 ● Pll_controller.v模块是IP核,例化PLL功能完成时钟的倍频、分频管理。 ● Test_timing.v模块产生SRAM的遍历读写请求,比对写入和读出的SRAM值是否一致,结果赋值给LED指示灯。 ● Chipscope_debug.cdc模块引出设计模块内部信号,在chipscope下可以在线观察SRAM的读写时序。 ` |
|
相关推荐
3 个讨论
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
883个成员聚集在这个小组
加入小组4530 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2643 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4319 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5260 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5306 浏览 0 评论
1940浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-14 06:08 , Processed in 0.724216 second(s), Total 75, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号