飞凌嵌入式OK210时钟系统

栾新科 当前离线 经验 519 窥视卡 雷达卡

栾新科 ( 楼主 ) 2015-5-20 16:46:58  只看该作者 1948 | 0 倒序浏览

飞凌S5PV210开发板（Cortex-A8）中包含3大类时钟domain，分别是主系统时钟domain (简称MSYS，下面将使用简称来进行相关讲解)、显示相关的时钟domain (DSYS)、外围设备的时钟domain (PSYS)。
1) MSYS：用来给cortex a8处理器，dram控制器，3D，IRAM，IROM，中断控制器等提供时钟；
2) DSYS：用来给显示相关的部件提供时钟，包括FIMC, FIMD, JPEG, and multimedia IPs；
3) PSYS:用来给外围设备提供时钟，如i2s, spi,i2c,uart等

飞凌嵌入式开发板OK210  OK210-A开发板

Wince 时钟系统：

******** System Clock Info **********

[OAL] APLL_CLK    : 1000000000 Hz

[OAL] MPLL_CLK    :  667000000 Hz

[OAL] EPLL_CLK    :   48000000 Hz

[OAL] VPLL_CLK    :   54000000 Hz

[OAL] ARM_CLK     : 1000000000 Hz

[OAL] HCLK_MSYS   :  200000000 Hz

[OAL] PCLK_MSYS   :  100000000 Hz

[OAL] HCLK_DSYS   :  166750000 Hz

[OAL] PCLK_DSYS   :   83375000 Hz

[OAL] HCLK_PSYS   :  133400000 Hz

[OAL] PCLK_PSYS   :   66700000 Hz

******** System Clock Info **********

s5pv210_cpufreq_clksrcs_MPLL2APLL

用户空间设置cpu频率

CONFIG_CPU_FREQ_DEFAULT_GOV_USERSPACE

/drivers/cpufreq/Kconfig:config CPU_FREQ_DEFAULT_GOV_USERSPACE

Uboot cpu主频时钟

./include/configs/smdkv210single.h

#define CONFIG_MCP_SINGLE 1

#define CONFIG_CLK_800_200_166_133

#define APLL_VAL_1  set_pll(0x64,0x3,0x1);

./board/samsung/smdkc110/lowlevel_init.S

初始化系统时钟后 调用 ./cpu/s5pc11x/s5pc110/cpu_init.S

system_clock_init:

//ldr r1, =APLL_VAL //主频时钟

ldr r1, =APLL_VAL_1

/* CLK_SRC6[25:24] -> OneDRAM clock sel = MPLL */
ldr r1, [r0, #CLK_SRC6_OFFSET]
bic r1, r1, #(0x3<<24)
orr r1, r1, #0x01000000
str r1, [r0, #CLK_SRC6_OFFSET]          *DRAM选择SCLKMPLL

./cpu/s5pc11x/s5pc110/cpu_init.S

mem_ctrl_asm_init 内存控制器初始化代码，在代码中全局搜此关键字可以看出程序流程

210时钟源dmc0/dmc1选择寄存器

210dmc 时钟分频寄存器