[讨论]

关于ADC模块时钟超过14MHZ的问题

2014-2-18 11:46:11 5215

0 ST规定ADC时钟不得高于14M，但一直没弄清楚高于14M会发生什么问题，有谁能给个详细解释吗，最好根据逐次逼近型ADC的原理解释一下？网上也有很多说高于14M是会损失精度，比如12bit只转换的10bit，但个人认为根据ADC的原理这样的解释有点不合理。个人理解，ADC转换时每个时钟需要进行：内部开关切换，DA输出，比较器比较。这些动作都需要时间完成，是不是如果时钟过快会导致这些动作无法全部完成，那么这样的话，影响的可能不是精度，而是整个AD转换的正确性。不知道以上理解对不对，也没有找到很直接的文档解释，希望大家能一起讨论讨论。另外很多以前的设计ADC时钟都达到了36M，但也没发现什么问题。 1
2014-2-18 11:46:11　　评论淘帖0 举报相关推荐 • 请问ADCCLK是不超过14MHZ吗？ 100 • DMA下的ADC1，其时钟一定是14Mhz吗？ 2036 • ADC时钟设置不能超过14M 4845 • 低端14MHz加速器Spitfire 500开源项目 1 • 关于28335的ADC时钟问题 9218 • 关于ADC时钟的问题 3852 • 14位单芯片ADC：首款采样速度超过1MSPS的ADC 3752 • LTC2298-14 ADC有什么办法能存储超过64K的样本数据吗？ 196 • STM32H750时钟无法配置超过400Mhz是为什么？ 148 • 关于系统时钟的配置问题，如是stm32f1的系统时钟为72Mhz 9 1 个讨论

0 我也遇到这个问题，之前直接用别人的配置，没注意过ADC时钟是36M,后来发现远超了14M。而且我的ADC用起来就是有点问题，外部被测电压接到ADC IO上就被拉低了些，测出来的值也有差，不知道是不是之前时钟超14M导致芯片出问题了

2016-4-15 10:16:06 评论举报 1^# 徐明明