[讨论]

QuartusII编译时常见warning的处理办法

2012-1-17 10:00:39 5065

0 1、正常的警告，可以不用管。 2、Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled 措施:将setting中的timing Requirements&Option-->More Timing Setting-->setting-->Enable Clock Latency中的on改成OFF 3、Warning: Clock multiplexers are found and protected 解释：对时钟做了多路选择。一般的来说，系统时钟树的处理要特别注意。最好不要有组合逻辑掺杂其中。如果非得要有，对于FPGA来说，一般的会使用专用的时钟选择器来做，驱动能力比较强，所以也不要太担心。如果是特别高频的，要注意处理了。时序报告要好好检查。 0
2012-1-17 10:00:39　　评论淘帖0 举报相关推荐 • quartusii 的warning和仿真问题 2906 • gcc编译的基础知识及编译时常见的问题汇总 1809 • Keil_c编译时常见错误分析。 3169 • Vivado常见Warning问题解决方法 5832 • 变频电源在误操作时常见的故障及处理方法？ 1115 • Quartus+II+调试Error和Warning及解决办法 24 • 云迁移常见的问题及处理办法 777 • PCB画板时常见的钻孔问题 1306 • QuartusII编译问题 4171 • 编译出现产生了latch的warning，求解决办法 4011 3 个讨论