EPM7064内部逻辑和作用设备中的DMA控制器由CPLD器件EPM7064实现,这主要有下面几方面的考虑:
(1)设备接口缓存器采用专用FIFO芯片IDT7208,它的数据总线可以和FAS368M的DMA数据总线直接连接,不需要复杂的缓存器地址译码 电路。因此,DMA控制器不需要数据与地址总线,硬件连线可以大大减少。而配合FAS368M DMA数据传输的时序,DMA控制器只需在DMA传输请求信号DREQ有效且IDT7208空信号EF无效时,使DMA传输响应信号DACK有效,随后在时钟信号CLK驱动下连续产生同步的IDT7208读信号RD和DMA写信号DBWR,实现从IDT7208到FAS368M的DMA传输;反之,则使DMA传输响应信号DACK无效,随后停止产生IDT7208读信号RD和DMA写信号DBWR,中断从IDT7208到FAS368M的DMA传输。这些时序逻辑完全可以用一片小的CPLD器件实现,因此选用EPM7064设计了该DMA控制器。
(2)FAS368M支持高达50MB/s的快速DMA传输。一般的专用DMA控制器芯片难以胜任,而且专用DMA控制器与FAS368M的连接需要一定的逻辑转换电路,外围硬件连线也较多。同时,它还必须在TMS320F206的控制下与FAS368M一起协调工作才能实现DMA传输,又增加了软件的复杂程度。
(3)使用EPM7064除了实现DMA控制器的功能外,还可以把整个设备电路中的一些译码、逻辑转换等模块一并设计进去,在很大程序上减小了设备的体积,同时也为设备的改进和升级提供了方便。
在硬件设计的基础上,DSP微处理器还需要一个软件模块负责对相关硬件控制和协调,最终实现SCSI协议、硬盘的控制和DMA传输等。对DSP微处理器的编程,需要完整掌握SCSI-3协议标准和FAS368M的命令集,工作量比较大,同时程序的优劣也关系到系统的存储速度和可靠性。由于篇幅限制,软件设计本文不再多述。
0
|
|
|
|