通过优化的功率级布局减少双电池汽车系统中的EMI和功率损耗

考虑到先进汽车系统对负载功率的要求不断提高，从机械组件到电气功能的转换以减轻重量以及日益严格的二氧化碳排放法规，传统的12V汽车铅酸电池架构已达到其可用功率极限。 3]。为了解决这个限制，汽车制造商推出了双电压电气系统，该系统将较小的12V电池（与现有系统兼容）与48V锂离子电池组结合在一起。48V系统可运行大功率负载，包括动力总成（电动超级/涡轮增压器，再生制动）和底盘/安全性（电动助力转向，车身侧倾稳定）。
如图1a所示，这种48V / 12V双总线体系结构旨在提高传统内燃机车辆的性能，同时减少因安装完整的混合动力传动系统而导致的成本/重量损失。集成的起动发电机（ISG），皮带起动发电机（BSG）或皮带式交流发电机起动器（BAS）为48V电池提供回热能量，并提供一定程度的动力辅助，从而节省了以前为高电压而预留的燃料电压混合技术。

图1使用两个电池和一个高压电动发电机的汽车48V和12V双总线架构（a）；48V电池电压范围由LV 148标准（b）解释。
48V电池的DC / DC降压调节器[4]为常规的12V电池供电，以便为常规的低压负载供电，例如控制单元，点火，照明和信息娱乐。另外，双向降压/升压调节器加上安全开关[5]可使两个电池在需要时同时提供负载。基本的半桥开关单元在两种情况下都是相同的，并且可通过并联多相进行扩展以满足更高的电流需求。
本文提出了针对此类稳压器的优化功率MOSFET和去耦电容器的布局布置。目的是在开关换向期间最大程度地减小功率环路寄生电感并降低电压过冲。随之而来的三个优点是：更低的电磁干扰（EMI），更低的开关电压应力和更高的转换效率。
48V电池电压变化
目前在汽车标准（例如LV 148 / VDA 320 [6]和ISO 21670）中定义了48V电池在不同工作条件下的电压水平和限值（图1b）。LV 148中的E48-02动态过压测试指定高压（HV）端口上的最大电压至少70 ms，持续至少40 ms。在发生过压事件期间，系统必须保持功能正常，并且不损失任何性能。
对于半导体供应商来说，这意味着连接到48V电池的所有组件都必须承受70 V的输入电压。汽车行业认为可靠性安全裕度为10％至20％，因此，在无保护的48V电源轨上的系统和组件的额定典型值为100 V，可以满足这一期望[3]。
汽车DC / DC稳压器EMI挑战
使用常规的EMI滤波器级，电源的低频EMI频谱幅度相对容易管理。然而，与开关换向期间与电压和电流的尖锐边缘相关的高压摆率引起的谐波含量关系更大。除了这些电压和电流压摆率之外，过冲/下冲以及随后的开关波形振铃也成为一个问题。
图2a显示了一个降压/升压调节器示意图，其HV和LV端口分别指定为BN48和BN12。图2b显示了在降压模式下工作时的开关节点电压波形。开关节点电压振铃频率的范围为50 MHz至250 MHz，这取决于功率环路寄生电感（L LOOP）与MOSFET输出电容（C OSS）和电感器寄生自电容（C EPC）的谐振。）。这样的高频成分可以通过近场耦合传播[7]，并且难以通过常规滤波进行衰减。同步MOSFET体二极管反向恢复会产生类似的负面影响，随着二极管恢复电流在寄生环路电感中流动，加剧了振铃电压。
在MOSFET换向之前，存储在功率环路寄生电感中的能量是造成开关电压尖峰的原因，并且该能量在随后的阻尼振荡期间会耗散。每个开关周期损失的能量乘以开关频率会导致额外的功耗和热管理挑战。用于控制相关辐射的EMI滤波器或缓冲器组件会进一步增加功率损耗，并增加成本。如前所述，减少寄生环路电感是减轻EMI和提高整体效率的主要技术。

图2同步降压/升压调节器功率级原理图（a）；降压开关节点电压波形（b）；在降压工作的MOSFET导通和关断过渡期间的等效电路（c）; 并增强操作（d）。

EMI的关键回路
图3的原理图确定了降压或升压调节器电路的关键高频功率环路。最小化电源环路的面积至关重要，因为它与寄生电感和相关的H场传播成比例。主要设计目标是通过减少寄生电感来尽可能提高寄生LC谐振电路的谐振频率。这减少了存储的总无功电能，并降低了开关节点电压峰值过冲和振铃。
图3还显示了导通和关断期间高端和低端MOSFET的栅极驱动器环路。功率级布局中的特殊注意事项确保功率环路，栅极环路和互（共源）寄生电感尽可能低[7-8]。

图3识别对EMI重要的高频电流环路
优化PCB布局
参考图3，这些步骤总结了组件放置和印刷电路板（PCB）布局的基本准则：

• 布线和元件放置：
  
  • 将所有功率级组件布线在PCB的顶部。
  • 避免将开关节点的铜和电感器放置在底侧，否则会辐射到EMI测试设置的参考平面。
    

• 地平面设计：
  
  • 将第2层接地层放置在PCB叠层中，并尽可能靠近顶层的功率级组件，这可以消除H场，减少寄生电感和屏蔽噪声。
  • 在顶层和第2层接地平面之间使用较小的z轴间距，以获得最佳的图像平面效果。
  • 在PCB堆叠规范中指定6密耳的层内间距。
    

• 总线去耦电容器：
  
  • 放置CBN48电容器以最大程度地减小功率MOSFET的环路面积（请参见图3中的环路1）。根据电容器相对于MOSFET的位置，功率环路分为横向或纵向。
  • CBN48和CBN12电容器的接地回路应由局部顶侧平面组成。
  • 使用多个外部或内部接地层连接直流电流路径。
  • 在靠近MOSFET的地方使用具有低等效串联电感（ESL）的0402或0603外壳尺寸的陶瓷电容器，以最大程度地减小功率环路寄生电感。
    

• 电感和开关节点布局：
  

• 将电感器靠近MOSFET。
• 最小化开关节点的铜多边形面积，以减少电容耦合和共模EMI。铜应仅占据电感器焊盘，并连接到MOSFET端子所需的最小面积。
• 选择一个在封装下方带有终端的电感器。
• 避免使用可能会充当辐射天线的大型垂直侧壁终端。
• 检查电感的点位置，以确保与开关节点相连的绕组末端在绕组几何形状的底部和内部，并被连接到12V电路板上的绕组的外匝屏蔽。
• 如有可能，请使用电场屏蔽的电感器。将屏蔽端子连接到接地层。
  

• 栅极驱动走线布局：
  

• 控制器应尽可能靠近功率MOSFET放置。
• 以最小的长度和环路面积将HO和SW引脚的栅极驱动走线差分地直接布线到高端MOSFET栅极和源极端子（参见图2中的环路2）
• 将栅极驱动走线从LO引脚直接布线到接地平面上方的低侧MOSFET栅极，并以最小的电介质间距（见图3中的回路3）。
• 通过栅极驱动走线的正交布线，可最大程度地减少从电源环路到栅极环路的相互耦合。
  

• EMI管理：
  
  • 与两层设计相比，使用具有内部接地层的多层PCB可以大大提高性能。
  • 避免破坏MOSFET附近的高频电流路径。
  • 考虑使用金属外壳屏蔽来优化辐射EMI性能。屏蔽层覆盖除EMI滤波器以外的所有功率级组件，并连接到PCB上的GND，基本上与PCB接地层形成法拉第笼。
    

PCB布局设计实例
图4显示了功率MOSFET和去耦电容器的两个横向环路布置。功率级位于PCB的顶层，控制器位于底部。横向环路设计在顶层具有循环电流（在图4中用白色边框表示），该电流在第2层接地平面上感应出镜像电流，以实现磁通抵消，从而降低寄生环路电感。
更具体地，修改图4b中的布局，使得高侧FET（Q 1）旋转90度。这样可以改善Q 1的散热性能，以实现更好的热管理，并可以方便地将陶瓷电容器（C BN48-1）放在0603外壳尺寸的MOSFET附近，以进行高频去耦。还要注意，功率级组件的U形布局方向将LV端口去耦电容器定位在较短的回路连接到低端MOSFET的位置。

图4 MOSFET并排放置的两种常规横向环路布局设计（a）；高端FET旋转了90度，可以方便地放置0603电容器（b）
改进的PCB布局设计
图5显示了一种改进的布局，具有减小的电源环路面积和高效率的优点。它还有助于简化MOSFET的并联，以改善大电流应用中的散热。该设计使用PCB的第2层作为电源环路返回路径。该返回路径位于顶层正下方，从而创建了较小的物理循环大小。在垂直环路中沿相反方向流动的电流提供了场自抵消，从而进一步减小了寄生电感。图6中的侧视图说明了在多层PCB结构中创建低轮廓的自消环的概念。
四个陶瓷电容器的外壳尺寸较小，分别为0402或0603，ESL低（C BN48-1至C BN48-4，位于图5中的1210尺寸的大容量去耦电容器C BN48-5和C BN48-6之间）。可能是高端MOSFET。图6的侧视图显示了这些电容器的返回连接，这些电容器连接到具有多个12 mil直径通孔的第二层接地层。第2层接地层在MOSFET下方至低端MOSFET的源极端子之间提供了具有最小环路面积的电流返回路径。

图5具有优化的垂直功率环路设计的功率级布局；带有集成栅极驱动器[4] 的LM5146-Q1 100V降压控制器靠近MOSFET放置，以最小化栅极驱动走线的长度。

图6侧视图显示了使用第1层和第2层具有最佳环路面积的四层PCB层堆叠。
此外，开关节点铜多边形仅包括电感器的焊盘和连接到MOSFET所需的最小面积。接地层铜屏蔽了将MOSFET连接至电感器端子的多边形浇注。SW和BST节点的单层布局意味着具有高dv / dt的通孔不会出现在PCB的底部。这样可以避免在EMI测试期间将电场耦合到参考接地层。最后，在电感器的每一侧使用两个陶瓷电容器C BN12-1和C BN12-2可优化返回低端FET的电流环路。来自12V端口的两条并行返回路径将返回电流一分为二，从而有助于减轻“接地反弹”效应。

图7a显示了采用图5的优化布局，使用宽带探头测得的降压开关节点电压波形。仅存在低幅度的过冲和可忽略的下冲，对于50 MHz以上的EMI性能而言，这是个好兆头。为了进行比较，图7b显示了使用相同电路但图4b的横向环路布局相似的测量结果。根据负载情况，优化布局的峰值过冲降低约4 V，效率提高0.25％至0.5％。

图7为优化布局（a）时，V V48 = 48 V和I V12 = 10 A时的开关节点电压波形; 横向环路布局（b）。
图8显示了在LV端口提供10 A的降压工作时从150 kHz到108 MHz测得的传导发射。使用Rohde＆Schwarz频谱分析仪，峰值和平均检测器扫描分别以黄色和蓝色表示。测试结果符合国际无线电干扰委员会（CISPR）25 Class 5的要求。红色的极限线是5级峰值和平均极限。

图8降压调节器CISPR 25第5类传导结果，150 kHz至30 MHz（a）; 30 MHz至108 MHz（b）。
用于轻度混合动力电动汽车（mHEV）的动力总成将减速时的能量收集到48V电池中，并使用此存储的能量来帮助驱动发动机和电气辅助设备并补充12V系统。本文重点介绍了一种功率级布局，以降低使用控制器和外部功率MOSFET的汽车DC / DC稳压器电路中的EMI。
基本的布局建议是最小化当前的“热循环”区域。避免中断当前路径；使用带有内部接地层的多层PCB进行屏蔽（比两层PCB的性能要好得多）；将短的直接栅极驱动走线布线为差分对；并使用最小的开关节点铜面积来减少电场辐射耦合。
具有低寄生电感的优化PCB布局可帮助改善汽车稳压器的EMI信号，同时提高效率并降低开关电压应力。

学习学习了，谢谢

多谢分享，好人一生平安……