例如,如果使用ESR为50Ω的27 MHz晶体,2 x CL为18 pF,则驱动功率为21μW。应将驱动电平保持在最小值,以避免过度驱动晶体。在振荡器规范中,为每种类型的晶体规定了最大功耗,即,对于上述示例,为100μW。
单端LVCMOS时钟输入
当选择LVCMOS时钟模式时,CLK iu IN0和CLK_IN1作为常规时钟输入引脚,可以驱动到200兆赫。两个时钟输入电路在设计上是相等的,可以相互独立使用(见图16)。内部时钟选择位字节10位[4]选择两个输入时钟中的一个。CLK_IN0是默认选择。也可以选择将外部控制引脚S0/CLK_SEL编程为时钟选择引脚,字节10,位[1:0]。
两个时钟输入可用于冗余切换,即在主时钟和次时钟之间切换。注:时钟输入之间的相位差可能需要PLL校正。此外,在主从时钟之间的频率不同的情况下,锁相环必须重新锁定到新的频率。