完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
信息:运行Quartus素分析与综合
信息:版本15.1.0建185 10 / 21 / 2015 SJ标准版 信息:处理开始:1月13日2017 20:55:38 信息:命令:quartus_map -- read_settings_files = - write_settings_files =关闭led_line C led_line 信息(20030):并行编译已启用,将使用检测到的2个处理器的2 信息(12021):发现1个设计单位,包括1个实体,在源文件led_line。V 信息(12023):1:led_learn发现实体 错误(12007):顶层设计实体”led_line”是不确定的 错误:Quartus素分析和综合是不成功的。1错误,0警告 错误:虚拟内存:744 MB峰值 错误:处理结束:1月13日2017 20:56:01 错误:时间:00:00:23 |
|
相关推荐
7个回答
|
|
貌似你led_line没加到工程里面。你再找找。
|
|
|
|
应该加到工程了
|
|
|
|
已经解决了
|
|
|
|
麻烦分享下解决办法,谢谢
|
|
|
|
麻烦分享下解决办法,谢谢
|
|
|
|
这个是设计模块名和工程名文件名要一样的
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2889 浏览 3 评论
27682 浏览 2 评论
3465 浏览 2 评论
3979 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计
2329 浏览 3 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-12 02:49 , Processed in 0.807421 second(s), Total 89, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号