【OK210试用体验】3.1 裸机驱动的编写---UART篇

中科院 当前离线 经验 208 窥视卡 雷达卡

中科院 ( 楼主 ) 2015-9-18 17:19:02  只看该作者 3573 | 1 倒序浏览

uart程序完成的功能是将你的发送的字符传回

1. 
   
2. #define GPH2CON                (*(volatile unsigned long *)0xE0200C40)
   
3. #define GPH2DAT                (*(volatile unsigned long *)0xE0200C44)
   
4. #define GPD0CON          (*(volatile unsigned long *)0xE02000A0)
   
5. #define GPD0DAT                (*(volatile unsigned long *)0xE02000A4)
   
6. #define GPA0CON         (*(volatile unsigned long *)0xE0200000)               
   
7. #define GPA1CON         (*(volatile unsigned long *)0xE0200020)
   
8. 
   
9. // clock
   
10. 
    
11. #define APLL_LOCK         (*(volatile unsigned long *)0xE0100000)        
    
12. #define MPLL_LOCK         (*(volatile unsigned long *)0xE0100008)
    
13. #define APLL_CON0         (*(volatile unsigned long *)0xE0100100)
    
14. #define APLL_CON1         (*(volatile unsigned long *)0xE0100104)
    
15. #define MPLL_CON         (*(volatile unsigned long *)0xE0100108)
    
16. #define CLK_SRC0         (*(volatile unsigned long *)0xE0100200)
    
17. #define CLK_SRC1         (*(volatile unsigned long *)0xE0100204)
    
18. #define CLK_SRC2         (*(volatile unsigned long *)0xE0100208)
    
19. #define CLK_SRC3         (*(volatile unsigned long *)0xE010020c)
    
20. #define CLK_SRC4         (*(volatile unsigned long *)0xE0100210)
    
21. #define CLK_SRC5         (*(volatile unsigned long *)0xE0100214)
    
22. #define CLK_SRC6         (*(volatile unsigned long *)0xE0100218)
    
23. #define CLK_SRC_MASK0         (*(volatile unsigned long *)0xE0100280)
    
24. #define CLK_SRC_MASK1         (*(volatile unsigned long *)0xE0100284)
    
25. #define CLK_DIV0         (*(volatile unsigned long *)0xE0100300)
    
26. #define CLK_DIV1         (*(volatile unsigned long *)0xE0100304)
    
27. #define CLK_DIV2         (*(volatile unsigned long *)0xE0100308)
    
28. #define CLK_DIV3         (*(volatile unsigned long *)0xE010030c)
    
29. #define CLK_DIV4         (*(volatile unsigned long *)0xE0100310)
    
30. #define CLK_DIV5         (*(volatile unsigned long *)0xE0100314)
    
31. #define CLK_DIV6         (*(volatile unsigned long *)0xE0100318)
    
32. #define CLK_DIV7         (*(volatile unsigned long *)0xE010031c)
    
33. #define CLK_DIV0_MASK        0x7fffffff
    
34. #define APLL_MDIV       0x7d
    
35. #define APLL_PDIV       0x3
    
36. #define APLL_SDIV              0x1
    
37. #define MPLL_MDIV        0x29b
    
38. #define MPLL_PDIV        0xc
    
39. #define MPLL_SDIV        0x1
    
40. #define set_pll(mdiv, pdiv, sdiv)        (1<<31 | mdiv<<16 | pdiv<<8 | sdiv)
    
41. #define APLL_VAL                set_pll(APLL_MDIV,APLL_PDIV,APLL_SDIV)
    
42. #define MPLL_VAL                set_pll(MPLL_MDIV,MPLL_PDIV,MPLL_SDIV)
    
43. //#define PLL_OFF
    
44. // UART
    
45. 
    
46. #define ULCON3                         (*(volatile unsigned long *)0xE2900C00)
    
47. #define UCON3                        (*(volatile unsigned long *)0xE2900C04)
    
48. #define UFCON3                        (*(volatile unsigned long *)0xE2900C08)
    
49. #define UMCON3                        (*(volatile unsigned long *)0xE2900C0C)
    
50. #define UFSTAT3                 (*(volatile unsigned long *)0xE2900C18)
    
51. #define UBRDIV3                 (*(volatile unsigned long *)0xE2900C28)
    
52. #define UDIVSLOT3                 (*(volatile unsigned long *)0xE2900C2C)
    
53. #define UTXH3                         (*(volatile unsigned long *)0xE2900C20)
    
54. #define URXH3                         (*(volatile unsigned long *)0xE2900C24)
    
55. #define UTRSTAT3                 (*(volatile unsigned long *)0xE2900C10)
    
56. 
    
57. void clock_init(void)
    
58. {
    
59.     CLK_SRC0 = 0x0;// close PLL
    
60.     APLL_LOCK= 0x0000FFFF;
    
61.     MPLL_LOCK = 0x0000FFFF;                     
    
62.     APLL_CON0 =APLL_VAL; //FOUT= MDIV * FIN / (PDIV*2^(SDIV-1)) = 0x7d*24/(0x3*2^(1-1))=1000 MHz        
    
63.     MPLL_CON = MPLL_VAL;// FOUT = MDIV*FIN/(PDIV*2^SDIV)=0x29b*24/(0xc*2^1)= 667 MHz               
    
64.     CLK_SRC0= 0x10001111;// FOUT = MDIV*FIN/(PDIV*2^SDIV)=0x29b*24/(0xc*2^1)= 667 MHz        
    
65. }
    
66. 
    
67. void uart_init()
    
68. {
    
69.     GPA0CON= 0x22222222;
    
70.     GPA1CON= 0x2222;//配置引脚为RX/TX功能
    
71.     UFCON3= 0x1;//使能FIFO
    
72.     UMCON3= 0x0;//无流控        
    
73.     ULCON3= 0x3;//数据位8,无校验,停止位1
    
74.     UCON3= 0x5; //时钟为PCLK，禁止中断，使能UART收 发
    
75.     UBRDIV3= 35;//设置波特率                                 
    
76.     UDIVSLOT3= 0x1;  
    
77. }
    
78. 
    
79. static void Delay(long count)
    
80. {
    
81.             volatile int i, j = 0;
    
82.             volatile static int loop = 800000000/10000;  
    
83.             for(;count > 0;count--)
    
84.                 for(i=0;i < loop; i++) { j++; }
    
85. }
    
86. void main(void)
    
87. {
    
88.             GPD0CON &=~(0xF << 0);
    
89.             GPH2CON         = 0x00000000;
    
90.             clock_init();
    
91.             uart_init();
    
92.             while(1)
    
93.             {
    
94.                 while (!(UFSTAT3 & 0xFF)==0)        
    
95.                 {
    
96.                         UTXH3= URXH3;
    
97.                 }
    
98.             }
    
99. }
    

复制代码

沙发

825843374 发表于 2015-9-29 13:40:24

学习了，感谢楼主