FPGA|CPLD|ASIC论坛

今日发帖：2 |总共 13493

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

最新回复最新发表最多查看最多回复精华高分悬赏零回复

【米尔-芯驰D9360商显板试用评测】1、安装SDK实现hello world

华仔stm32 03-31 10:56 0 回复 954阅读

可执行判断的CPU怎么设计？

h1654155338.6314 04-01 17:44 1 回答 1374阅读

探秘我国集成电路科技工作者早期创业足迹 attach_img

FPGA技术江湖 03-30 17:22 0 评论 122阅读

FPGA零基础学习系列精选：半导体存储器和可编程逻辑器件简介 attach_img

FPGA技术江湖 03-28 17:41 0 评论 1021阅读

cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上？

老吴 03-29 11:16 2 回答 1897阅读

半导体发展的四个时代 attach_img

FPGA技术江湖 03-27 16:17 0 评论 240阅读

算法系列：基于 FPGA 的图像边缘检测系统设计（sobel算法） attach_img

FPGA技术江湖 03-26 16:40 0 评论 249阅读

FPGA通用的第三方开发平台是哪个？

dwwzl 03-25 10:05 1 回答 1211阅读

米尔-全志T527开发板评测试用米尔-全志T527开发板评测试用【米尔-全志T527开发板评测试用】+c 使用体验+上期跑分

jf_34040148 03-24 23:12 0 回复 971阅读

为何高端FPGA都非常重视软件 attach_img

FPGA技术江湖 03-23 16:48 0 评论 368阅读

ISE 关联 Modelsim 详细操作 attach_img

FPGA技术江湖 03-22 18:55 0 评论 357阅读

【米尔-全志T113-i开发板试用】米尔-全志T113-i开发板与modbus设备的连接和操作

大菠萝Alpha 03-21 19:39 0 回复 1297阅读

FPGA与LoRa模块的串口通信问题

张宏伟 03-22 09:13 1 回答 2037阅读

FPGA在深度学习应用中或将取代GPU attach_img

FPGA技术江湖 03-21 15:19 0 评论 460阅读

最实用的Modelsim使用教程 attach_img

FPGA技术江湖 03-19 16:40 0 评论 1221阅读

半导体发展的四个时代 attach_img

FPGA技术江湖 03-13 16:52 0 评论 1320阅读

8路SDI/HDMI/MIPI/PCIe-DMA音视频采集，V4L2驱动应用介绍 attach_img

67940 03-13 13:59 0 评论 1434阅读

米尔-全志T527开发板评测试用【米尔-全志T527开发板评测试用】+B-跑分

jf_34040148 03-12 23:00 0 回复 1299阅读

一文道破傅里叶变换的本质，优缺点一目了然 attach_img

FPGA技术江湖 03-12 16:06 0 评论 358阅读

Xilinx FPGA NVMe主机控制器IP，高性能版本介绍应用 attach_img

67940 03-09 13:56 0 评论 1631阅读

科普 | 一文了解FPGA技术知识 attach_img

FPGA技术江湖 03-08 14:57 0 评论 1398阅读

米尔-全志T527开发板评测试用【米尔-全志T527开发板评测试用】+ A_开箱

jf_34040148 03-07 16:20 0 回复 2674阅读

【米尔-全志T113-i开发板试用】移植libmodbus库到米尔-全志T113-i开发板

大菠萝Alpha 03-05 22:31 0 回复 2144阅读

【星嵌电子XQ138F-EVM开发板体验】（原创）8.安全FPGA防御黑客病毒（芯片设计制造级防护）源代码

jf_39110170 03-03 10:08 0 评论 2073阅读

【米尔-全志T113-i开发板试用】米尔-全志T113-i开发环境搭建

大菠萝Alpha 03-01 21:43 0 回复 3511阅读

紫光同创新品开发板，盘古PGX系列PGX-MINI 4K开发板，板卡集成下载器~

Mill 03-01 19:02 0 评论 2997阅读

【米尔-瑞萨RZ/G2UL开发板】3.杂项测试

淡化浅出 02-28 15:25 0 回复 3084阅读

如何利用PCIE在d2000开发平台和28dr上进行数据交互？

刘元 03-28 18:26 1 回答 3330阅读

Win11安装ise14.7~不需要虚拟机了~ attach_img

FPGA技术江湖 02-27 14:25 0 评论 190阅读

quartus的LVDS_RX IP的输入与实际传入相应的数据配置关系是什么？图像数据需要的时钟为147M而IP核设置的为70M时钟？

jf_07781404 02-26 09:35 0 评论 1740阅读

上一页 123 4 5 ... 494 / 494 页下一页

提问题	发经验
发资料	发讨论

活跃回答者查看全部

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

搜索历史

FPGA|CPLD|ASIC论坛

版主：

活跃回答者 查看全部

推荐小组

子话题

联系我们@电子发烧友小助手

站长推荐 /6

活跃回答者查看全部