发 帖  
原厂入驻New
赛灵思
赛灵思
赛灵思
收藏|RSS 经验: 7|组长: 曾12345
  帖子 作者/时间 回复/查看 最后发表
[待解决] 请问如何将Zynq zc702连接到示波器? 胡卫伟 7 小时前 19 屠鸡勇士李运好7 小时前
[待解决] 请问如何将u-boot和Kernal加载到QSPI中? 李万寿 7 小时前 111 林信海897 小时前
[待解决] 在哪里可以找到有关如何连接zynq和以太网千兆位控制器(ksz9021)的文档? 俞舟群 7 小时前 39 jia1993win7 小时前
[待解决] 有没有办法我们可以在包含Fedora 16以外的操作系统上运行TRD? 王桂荣 7 小时前 210 yzmalysys7 小时前
[待解决] Artix 7系列中使用FrameECC和GCAPTURE命令怎么实现? 李沅璐 7 小时前 210 uuysfwer7 小时前
[待解决] TXOUTCLK未运行的原因? 何兰兰 7 小时前 37 60user487 小时前
[待解决] 请问如何将zynq zc702 FPGA连接到示波器? 胡卫伟 7 小时前 410 屠鸡勇士李运好7 小时前
[待解决] UCF文件出现错误的原因? 胡卫伟 7 小时前 510 屠鸡勇士李运好7 小时前
[待解决] 请问virtex 7 690t引脚AB37和AB36通过vivado封装引脚窗口上拉? 王鹏飞 7 小时前 510 想搞硬件的实施人员7 小时前
[待解决] 请问XGpiops.h和XGpio.h之间的区别? 刘阳 8 小时前 714 chm98 小时前
[待解决] 是否可以将一个源同步时钟与多个数据线相关联? 韩刚龙 8 小时前 715 皮皮鲁鲁鲁皮8 小时前
[待解决] 在任何情况下,LUT都可以安全地描述为无故障吗? 杨雪 8 小时前 711 ldd1211_8 小时前
[待解决] GTX RX如何对齐? 许伟星 8 小时前 711 asp603998 小时前
[待解决] V-by-One协议,如何设置Equailizer? 刘政玮 8 小时前 319 cnibooji8 小时前
[待解决] 如何从artix 7板的35号银行提供的io中获取差分输出? 梁云 8 小时前 1114 ldp16538 小时前
[待解决] Artix 7 xc7a35tcsg325-2 LVDS OBUFDS输出有什么建议? 李耀鑫 8 小时前 26 yanxl00288 小时前
[待解决] 如何在virtex 7使用PRC的实验3? 段晓雯 9 小时前 517 wewxvqer9 小时前
[待解决] xapp524 12位1线模式不会合成的原因是什么? 李长宝 10 小时前 47 qq67495711310 小时前
[待解决] 怎么做才能产生差分信号? 乔丽娜 11 小时前 824 我是卖报的小男孩11 小时前
[待解决] 如何在约束文件中正确分配时钟输入? 韩香茹 11 小时前 1015 young00111 小时前
[待解决] 请问如何实现1到12 DDR数据接收器? 张淑兰 昨天 10:44 110 lgjmjx昨天 10:44
[待解决] 不能同时将MGTRXP设置为GND,将MGTTXN设置为Open,可以吗? 康桃花 昨天 10:38 18 四川赵赵昨天 10:38
[待解决] PicoZed 7030接口LVDS 1.8V至2.5V LVDS LTC2323能实现吗? 王桂香 昨天 10:33 212 龙胆紫a昨天 10:33
[待解决] FPGA板需要进行哪些修改才能使其接受32条电缆? 肖蕾 昨天 10:32 19 60user184昨天 10:32
[待解决] 在KC705板上通过4x_mode GTX发送和接收数据出现错误的原因是什么? 韩志保 昨天 10:30 210 60user120昨天 10:30
[待解决] 请问未使用的CLB是开还是关? 叶恒 昨天 10:29 210 cswerwr昨天 10:29
[待解决] 如果在序列模式中使用XADC它如何利用ADC? 陈婧甄 昨天 10:21 214 zhan198498昨天 10:21
[待解决] FPGA IO和GND之间是否存在低阻抗路径? 区沛仪 昨天 10:07 417 binro昨天 10:07
[待解决] 如何用xc7z045 FPGA取代xc7z020 FPGA? 刘彦妤 昨天 10:04 416 fqweerw昨天 10:04
[待解决] 为什么在本机配置中没有“选择附加时钟”选项? 王丽华 昨天 09:56 410 mczxm昨天 09:56
关闭

站长推荐 上一条 /7 下一条

返回顶部 返回版块