FPGA|CPLD|ASIC论坛

今日发帖：3 |总共 13495

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

华秋SMT免费贴片，首单50套内实付0元！

最新回复最新发表最多查看最多回复精华高分悬赏零回复

求大神指导AD7656的verilog程序编写，菜鸟一枚，第一次编写感觉有点懵。不胜感激！ attachment

吴 04-20 14:39 11 评论 7321阅读

求大神看看哪里有错误，帮帮菜鸟吧 o_TxD 通过示波器看看左右抖动很严重

北极星在身边 08-27 16:06 3 评论 3859阅读

求一个测量各种波形（方波，三角波，正弦波）的代码，如果有测相差更好了 attach_img

longsheng WU 07-18 14:35 5 回答 3766阅读

LightTools 8.4.0光学设计软件及CODE V10.4设计软件已经发布

16264558 03-03 10:09 4 评论 9423阅读

二维码读取

hbstr 07-11 17:30 4 评论 5743阅读

自己写的UART代码，请大家给建议 attach_img

battyson 04-02 22:41 13 评论 3133阅读

自己写的异步FIFO,使用格雷码，跨时钟域同步，请大家给建议

battyson 07-07 20:21 1 评论 4787阅读

求一个Verilog HDL ***数据交织/解交织器的代码

nishini121 07-05 23:21 2 评论 4952阅读

atf 16v8 芯片编程

jovew 07-18 23:19 2 评论 3223阅读

奇N分频代码分享

陈建祥 06-30 22:25 0 评论 1909阅读

lcd***端口数据显示 attachment

陈建祥 06-30 22:20 0 评论 3296阅读

解决打开Quartus时注释乱码的问题 attach_img

lfjd05 11-30 16:22 1 评论 11056阅读

彻底搞懂状态机（一段式、两段式、三段式）！一个实例，三种方法对比看！！！（程序） attach_img

jzc1610 03-23 10:26 21 评论 47151阅读

请大神看看这段代码为什么不能综合 attachment

闪亮的马路 06-27 23:05 4 回答 3365阅读

分析综合时出现Warning (12241): 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder attach_img

曾凯锋 11-21 12:18 1 评论 8674阅读

AXI4总线需要注意的又一点

wlj341021 06-24 16:25 0 评论 4736阅读

AXI4总线真的需要注意一点

wlj341021 06-23 16:36 0 评论 2892阅读

仿真时在verilog中使用$readmemb读取文件时无效，出现Failed to open readmem file“data.txt”in read mode

曾凯锋 06-21 13:52 0 评论 21119阅读

TLC2543的驱动程序，verilog的。或者有详细一点的时序图说明，找到的都看不太懂

longsheng WU 06-21 10:35 1 回答 3690阅读

Verilog 时钟分频

flymybady 06-25 23:02 3 评论 4664阅读

Unable to automatically find executables for simulator 'mti_se' from the following

神之骄子 06-16 16:19 0 评论 4442阅读

解析ARM，单片机，FPGA，嵌入式各自的区别及特点

year听 10-05 13:24 1 评论 5517阅读

学PCB的十大法则

year听 07-26 19:51 1 评论 3526阅读

FPGA采用I2S与ARM通信

alina.li 07-11 18:40 6 评论 6263阅读

[代码] 求分享用verilog语言写的基于FPGA多通道高速数据采集系统设计

帝乡不可期 06-24 19:14 1 回答 4465阅读

求一个帮做一个FPGA代码，有报酬 attach_img

welfare3769 06-30 22:22 8 评论 5653阅读

新人求助：采用汇编语言编程，通过按键来选择流水灯的方向；

whg121228 06-07 20:39 2 回答 4480阅读

[FPGA经验] 如何利用iMPACT下载软件查看FPGA芯片的DNA号，芯航线电子工作室，六月飞鱼 attach_img

张昭 06-07 11:53 1 评论 8892阅读

谁可以帮我把VHDL程序转换成verilogHDL吗？有报酬

殷雪飞 06-24 19:27 1 评论 3733阅读

begin ...... end 与 fork ...... join 语句的区别 ------ 转载

黄先生 06-02 21:31 0 评论 9521阅读

1 ...上一页 41 424344 ... 60 / 60 页下一页

提问题	发经验
发资料	发讨论

活跃回答者查看全部

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

搜索历史

FPGA|CPLD|ASIC论坛

版主：

活跃回答者 查看全部

推荐小组

子话题

联系我们@电子发烧友小助手

站长推荐 /6

活跃回答者查看全部