完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
为什么你觉得是调试的时候导致的呢,你的问题不是很清楚
|
|
|
|
|
|
|
|
|
|
|
|
不知道你定义的变量nege是什么含义,你看一下第二张图你圈出来的那个地方正好是MOSI上升沿的地方,CS一直是低电平没有什么影响,唯一有可能的就是nege变量,你检查一下那个变量跟MOSI有什么关联吗?
|
|
|
|
不知道你定义的变量nege是什么含义,你看一下第二张图你圈出来的那个地方正好是MOSI上升沿的地方,CS一直是低电平没有什么影响,唯一有可能的就是nege变量,你检查一下那个变量跟MOSI有什么关联吗?
|
|
|
|
forrester 发表于 2016-11-2 16:57 nedge是我设置的边沿检测信号,wire型,主要是检测sck的下降沿,检测到了就存mosi上的数据。。。 |
|
|
|
不要用边沿检测,直接用它下降沿驱动
|
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
200 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
322 浏览 0 评论
1301 浏览 1 评论
373 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1389 浏览 0 评论
1070 浏览 22 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 07:44 , Processed in 0.574392 second(s), Total 79, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号