完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
时间过得真快,转眼已经两个月的时间过去了,锆石A4开发板的试用也接近了尾声,仿佛一开始收到板子还在昨天,内心的欣喜与愉悦仍然涌上心头,首先还是要非常感谢电子发烧友论坛与锆石科技提供的试用机会,这里衷心的说声感谢。两个月的时间不长也不短,但是自己收获颇丰,通过两个月的学习,自己对FPGA有了全新的认识,从最初自己对fpga粗浅的了解,经过学习,对FPGA有了宏观的认识与把握,同时也进一步学习了FPGA真正强大之处Qsys系统的构建和SOPC系统。但是,我清楚这仍然是一个开始,想学好一门东西,就得投入自己大量的时间与精力去钻研。
其他的就不多说了,首先想跟大家解释一下,由于今年参加了电赛,但是自己做的是A题降压型稳压电源,但是看到同学做的位同步时钟提取电路也很有趣,自己也是通信工程的学生,所以在申请的时候就选择了这个项目,但是无奈由于个人的能力问题以及一些资源问题,单用锆石A4开发板还是无法完成赛题的全部部分,只是粗浅的做了m序列发生的部分,具体报告可见上篇。最终,还是选择了做信号存储与回放系统。 一、项目综述 顾名思义,信号存储与回放,其实就是讲信号采集过来,然后进行存储,再进行对信号的回放,这样的一个系统在信号处理以及通信行业还是有着很广泛的应用。本项目制作了一个信号存储与回放系统,主要对35Hz的单极性正弦波,采样频率4KHz,字长8位,信号存储时间>=4s,回放方式有三种:直通方式、单词回放、循环回放。数据编码采用4位DPCM编码方式。 二、方案说明 2.1方案流程框图 2.2方案详解 把由ADC得到的数字化波形进行DPCM编码,将8位的数据进行DPCM编码后成4位数据存入存储器中,同时,将数据的第一个数字保存下来用于数据的还原与计算。在输出时就能将存储的4位数据重新解码成波形数据,从而DAC输出波形。 三、系统设计 3.1DPCM编码模块 模块解析:首先,ADC得到的数据通过延时器dff0延时一个时钟周期产生数据in1,然后通过减法器得到in和in1的差值c,将in、in1和c三值输入到DPCM模块中进行编码 DPCM代码如下:
3.2存储第一个数据的模块 模块解析:因为要解码,所以需要将数据的第一个值保存下来,以便后面的解码还原
3.3解码器模块 模块解析:该模块主要实现解码功能,每个时钟周期RAM读出一个数据与之前的数据相加从而达到解码的目的
3.4主要控制模块与RAM模块 模块解析:该模块主要通过kongzhi模块来控制wr的状态,当aclr有效时,wr为“1”接着根据计数器0输出量控制wr的状态
3.5回放方式选择模块 首先该选择器选择输出是解码的值还是未经存储的值,当set0为高电平时选择未经存储的值,此时为直通方式。 接下来该模块进行单次、循环的选择,当set为1时,输出K1_out始终为输入in,持续循环播放,当set=0时,如果前面的计数周期>1,则持续输出低电平,此时为单次输出
四、顶层实体图 五、项目总结 本项目最终实现了想要的功能,信号存储与回放,包括直通方式,单次回放,循环回放三种模式。 最后还是要由衷的感谢电子发烧友论坛和锆石科技提供的试用机会,以及大家的支持,今后还会争取获得更多的试用机会,能和大家共同交流学习,也会努力做好自己,学好自己想学的东西,谢谢大家。 |
|
相关推荐
|
|
很赞
|
|
|
|
|
|
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
363 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
641 浏览 1 评论
1321 浏览 1 评论
377 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1407 浏览 0 评论
1084 浏览 23 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-30 06:45 , Processed in 0.431734 second(s), Total 65, Slave 47 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号