FPGA altera 时钟约束和IO约束说明

dsc198981

在设计以太网中继器时，因为没有配置时钟约束，导致中继器工作不正常。后面根据手册配置时钟约束解决了此问题。

Mobli

谢谢分享，学习学习

王栋春

这个问题发生在何处         

chenfei11111111

谢谢大家的分享。

KYE_CQS

谢谢分享。谢谢。

dsc198981

王栋春 发表于 2016-10-7 20:23
这个问题发生在何处

在读写fifo会出现读不空

srxh

加油                        

zhuhuren1984

谢谢分享，学习学习

星空下的屋顶

好资料收藏 中 回帖表示感谢  

我的水墨嗳丹青

积分不够用吗，回复就好了啊

花涛

学习一下，谢谢楼主！！

泛爱不懂

这个资料非常经典非常不错啊

zlxdlg

学习/学习/学习

lutcn

好东西，支持一下。

yxfxd

好东西，谢谢

紫电魔焰

需要用高速收发器，学习一下

zjixxw

好东西，谢谢

zxs2888

谢谢楼主分享                     

liqijian101

{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}

Booligan

额嗯  谢谢分享