完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
最近在做线阵CCD的图像显示。CCD图像信号已经成功采集,采集到的一行图像数据缓存在FPGA内部RAM里面。现在想把多行图像缓存在SDR SDRAM中,然后在VGA中显示。SDRAM为海力士HY57V64820HG,64M,8位数据线。SDRAM控制器用 的黑金的。现在顶层模块里读写的代码如下:
现在用相机拍摄纵向黑条,画面正确无法显示黑条。初步怀疑 1.上面的逻辑设计有缺陷 2.跨时钟域导致亚稳态问题 请各位强大的网友给点角度和解决办法!!!谢谢了! |
|
相关推荐
1个回答
|
|
自己顶一下自己顶一下自己顶一下自己顶一下
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
222 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
354 浏览 0 评论
1303 浏览 1 评论
373 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1391 浏览 0 评论
1079 浏览 23 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 17:43 , Processed in 0.642832 second(s), Total 66, Slave 49 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号