[通信设备]

JESD204B 串行链路的均衡器优化

2015-5-11 10:40:44 4172 JESD204B

0 `描述采用均衡技术可以有效地补偿数据转换器的 JESD204B 高速串行接口中的信道损耗。此参考设计采用了 ADC16DX370 双 16 位 370 MSPS 模数转换器 (ADC)，该转换器利用去加重均衡技术来准备供传输的 7.4 Gbps 串行数据。通过配置，用户可以优化输出驱动器的去加重设置 (DEM) 和输出电压摆幅设置 (VOD)，以便反向匹配信道特征。实验表明可通过 20 英寸 FR-4 材料以全数据速率接收清晰的数据眼图。特性使用低成本 PCB 材料实现高性能 JESD204B 串行链路了解有损通道的局限性并通过均衡技术突破限制使用基于公式的方法来优化 ADC16DX370 的均衡特性此参考设计已经过测试，并包含 EVM、配置软件和用户指南 tidrbp8.zip (182.51 KB, 下载次数: 2 ) Equalization Optimization of the ADC16DX370 JESD204B Serial Link Design Guide.pdf (1.23 MB, 下载次数: 2 ) TIDA-00353 BOM.pdf (82.69 KB, 下载次数: 0 ) TIDA-00353 PCB.pdf (1014.4 KB, 下载次数: 0 ) TIDA-00353 Schematic.pdf (309.63 KB, 下载次数: 0 ) tidrbp3.zip (2.47 MB, 下载次数: 1 ) tidrbp4.zip (2.49 MB, 下载次数: 0 ) tidrbp6.zip (1.23 MB, 下载次数: 0 ) tidrbp7.zip (1.4 MB, 下载次数: 4 ) ` 1
2015-5-11 10:40:44　　评论淘帖0 相关推荐 • JESD204B高速串行接口链路的均衡器优化参考设计包括原理图,物料清单及参考指南 1883 • 构建JESD204B链路的步骤 180 • 构建JESD204B链路的步骤 4160 • jesd204b 3075 • JESD204B串行数据链路接口问题 5322 • 基于高速串行数字技术的JESD204B链路延时设计 1809 • JESD204B串行接口时钟的优势 3145 • 开源硬件-TIDA-00353-JESD204B 串行链路的均衡器优化 PCB layout 设计 0 • 串行LVDS和JESD204B的对比 2450 • JESD204B的优势 222 3 个讨论