完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
在quartus里运行没有错误，调用modelsim时不出波形
`timescale 1 ns/ 1 ns module fp_prj_vlg_tst(); // constants // general purpose registers reg eachvec; // test vector input registers reg clk; reg rst_n; // wires wire fm; // assign statements (if any) fp_prj i1 ( // port map - connection between master ports and signals/registers .clk(clk), .fm(fm), .rst_n(rst_n) ); initial begin clk=0; forever #10 clk=~clk; end initial begin rst_n=0; #1000 rst_n=1; #5000 $stop; end endmodule 
0
已退回7积分
|
|
相关推荐
17个回答
|
|
|
已解决！！！！！！
|
|
|
2015-4-18 10:05:37
评论
|
|
|
解决了，我就来打个酱油，混个积分，希望不要介意哈
|
|
|
|
|
|
电路链接没错的话，一般是电压问题，修改一下参数
|
|
|
2015-4-18 17:13:56
评论
|
|
|
|
|
|
2015-4-20 10:44:28
评论
|
|
|
|
|
|
2015-4-20 10:47:18
评论
|
|
|
|
|
|
2015-4-20 17:30:33
评论
|
|
|
希望新的一年大家都能越来越好
|
|
|
2015-4-20 20:07:36
评论
|
|
|
tb是不是测试平台啊
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
我也遇到了同样的问题，认为是程序的问题，但是改了还是不对，求详细说明一下解决方法
|
|
|
2015-9-9 10:39:00
评论
|
|
|
修改参数试试看上计算机房
|
|
|
|
|
|
怎么生成tb文件，怎么设置
|
|
|
|
|
|
楼主我也是这样的问题，请问这应该怎么解决？
|
|
|
|
|
|
混个积分，希望不要介意哈
|
|
|
|
|
|
楼主，重新添加tb什么意思啊？？卡了半天了，project没有文件，怎么添加工程啊？ |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
815 浏览 0 评论
364 浏览 0 评论
1080 浏览 0 评论
374 浏览 0 评论
FPGA零基础学习系列精选：半导体存储器和可编程逻辑器件简介
1010 浏览 0 评论
1421 浏览 35 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
23904
淘帖
5269
