完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
1、建立工程, 2、调用DDR2 ip核。 3、设置参数,选择如上图。其余保持默认。生成IP 4、选择ddr2_phy_ddr_timing.sdc、ddr2_example_top.sdc、ddr2_example_driver.v、ddr2_example_top.v加入工程。 5、ddr2_example_top.v设为顶层文件,然后综合后运行 设置存储器接口地址。 6、编译。 7、打开signaltap 抓取信号,设置时按照英文手册步骤来的,local_rdata这些地址是如下图。 8、保存后在编译工程,编译工程之前运行了 9、编译好后把SOF文件下载到SIGNALTAP中抓取信号就是什么都没有。 是不是步骤不完善啊,还是什么地方出错了啊???????求助各位大侠帮忙解决啊!!感激不尽! 求助啊!!!!!! 求助啊!!!!!! 求助啊!!!!!! 求助啊!!!!!! 求助啊!!!!!! 求助啊!!!!!! |
|
相关推荐
3个回答
|
|
莫沉底 帮你顶
|
|
|
|
只用过xilinx的DDR的ip飘过,你仿真过吗?
|
|
|
|
建议看一下UG,altera肯定有这个UG的,多分析,一般要仿真。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
222 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
354 浏览 0 评论
1303 浏览 1 评论
373 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1391 浏览 0 评论
1081 浏览 23 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 22:37 , Processed in 0.508874 second(s), Total 72, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号