完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
阻抗匹配问题像这些刚出PIN的一小段差分信号线满足不了100 Ω，该怎么处理？可以作成每根（就这一小段）50Ω不？在满足差分100欧后，这一小段做单端做50欧就很难设计了，这该怎么处理呢？ 求大神指点，谢谢！！！ 
1
|
|
相关推荐
8 个讨论
|
|
|
BGA底下这种百兆级的信号线是可以这样处理的，但这每对差分的速度有6Gbps啊，这样不行吧？ |
|
|
|
|
|
|
|
|
对于这种五六G以上的 肯定要特殊处理，想办法保证了，不过也不是绝对的，有时候还是退而求其次，一点点的阻抗变化，还是可以接受的。4 |
|
|
|
|
|
|
|
|
恩，是HDMI 2.0的那四对TMDS信号，传输音视频的信号，每对差分的速度有6Gbps啊，这样不行吧？ |
|
|
|
|
|
|
|
|
那你那个地孔可以打在另外一端不。如果可以的话，应该可以保证差对的阻抗。如果不 行的话，也只那样了吧！ |
|
|
|
|
|
|
|
|
可以出来后靠近芯片串各电阻，假如出来那一小段是50Ω，再串一个50Ω的。
|
|
|
|
|
|
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问，请使用“评论”功能。
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
63780 浏览 289 评论
4894 浏览 1 评论
26287 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
9629 浏览 11 评论
Cadence 17.2的brd能有什么方法用16.6的打开吗？
34093 浏览 2 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
14476
评论
淘帖
2752
