完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
回复本帖可获得 1 分积分奖励! 每人限 1 次(中奖概率 50%) |
小弟遇到一个问题需要把一句verilog语言用VHDL语言表达出来,语言如下:
adc_data_out[15:14] <= {adc_data_in_p[7],adc_data_in_n[7]}; 还请哪位了解两门语言的大神帮帮忙。 |
|
相关推荐
2个回答
|
|
可以这样:adc_data_out(15) <= adc_data_in_p(7);adc_data_out(14) <= adc_data_in_n(7);
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
142 浏览 0 评论
301 浏览 0 评论
1026 浏览 0 评论
354 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
977 浏览 0 评论
1350 浏览 32 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-18 20:47 , Processed in 0.517298 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号