[求助]

七段数码管实现两位数除法

2013-11-10 20:08:43 3600 数码管

0 设计目标：实现两个二进制除法运算，并在八个七段数码管上进行显示。显示顺序依次是：（1）最高两个数码管显示被除数。（2）次高两个数码管显示除数。（3）次低两个数码管显示商。（4）最低两个数码管显示余数。设计要求：（1）要求是满量程显示被除数和除数。（2）要求使用移位和相减的方法实现，不能使用Verilog HDL提供的除法操作符。（3）使用开关进行置位和控制显示操作。（4）使用实验箱上的16MHz，扫描时钟的得到在FPGA内实现。（5）设计使用的连线和FPGA设计资源尽可能的少。（6）对除法的算法进行行为级仿真。（7）实验箱上提供了a-g的输入，sel0、sel1和sel2的输入，通过74LS138译码器得到Y0~Y8，分别作为8个数码管的片选端。 0
2013-11-10 20:08:43　　评论淘帖0 举报相关推荐 • 两位数码管按键计数 5935 • 七段数码管引脚图 4460 • 七段数码管显示电子钟设计 1499 • 七段数码管对应位 3641 • 求七段数码管显示程序 6021 • 数码管分为哪几种？七段数码管的显示原理是什么？ 9586 • 共阴共阳七段数码管数码管编码 8200 • 用簇实现七段数码管显示系统时间 9808 • 两位数码管显示模块 63 • 8255实现七段数码管动态驱动 5147 3 个讨论

0 100dongdong 发表于 2013-11-10 22:07 这个没有这样的代码哦亲抱歉！可以实现用移位相除法实现！移位相除.zip 503 Bytes , 下载次数: 11

2013-11-12 22:09:38 评论举报 2^# delete1234