发帖

[经验]

FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

13路车到我家

2012-2-16 15:01:37

9201 逻辑电路多路选择器

0

1.2多路选择器
1.2.1不带优先级的多路选择器
四路选择器如下

代码如下:

module multiplexer
(
input iA,
input iB,
input iC,
input iD,
input [1:0] iSel,
output reg oQ
);
always @(*)
begin
case(iSel)
2'b00 : oQ=iA;
2'b01 : oQ=iB;
2'b10 : oQ=iC;
2'b11 : oQ=iD;
endcase
end
endmodule

复制代码

case语句如果没有全部包含所有的情况，则一般要用default语句将信号默认赋值为0，否则会出现锁存器，使得仿真结果不一致。
RTL级视图如下：

testbench如下:

复制代码

initial语句和always语句左边的信号类型都要为reg。
RTL级仿真图形如下:

1.2.2 带优先级的多路选择器
代码如下:

module multiplexer
(
input iA,
input iB,
input iC,
input iD,
input [1:0] iSel,
output reg oQ
);
always @(*)
if(iSel==2'b00)
oQ=iA;
else if(iSel==2'b01)
oQ=iB;
else if(iSel==2'b10)
oQ=iC;
else
oQ=iD;
endmodule

复制代码

RTL级视图如下:

1.2.3多路分解器
一路输入，三路输出分解器代码如下:

module de_multiplexer
(
input iA,
input [1:0] iSel,
output reg oA,
output reg oB,
output reg oC
);
always @(*)
begin
oA=0;oB=0;oC=0;
case(iSel)
2'b00 : oA=iA;
2'b01 : oB=iA;
2'b10 : oC=iA;
default :;
endcase
end
endmodule

复制代码

RTL级视图如下:

`timescale 1ns/1ns
module de_multiplexer_tb;
reg ia;
reg [1:0] isel;
wire oa;
wire ob;
wire oc;
initial
begin
ia=0;
forever
#10 ia=~ia;
end
initial
begin
isel=2'b00;
#20 isel=2'b01;
#20 isel=2'b10;
#20 isel=2'b11;
#20 $stop;
end
de_multiplexer de_multiplexer_inst
(
.iA(ia),
.iSel(isel),
.oA(oa),
.oB(ob),
.oC(oc)
);
endmodule

复制代码

RTL级仿真波形如下:

只看该作者 淘帖0 举报

相关推荐

5 条评论

只看该作者

gcq 2013-7-31 15:50:34

学习了

赞回复

邓明辉 2013-8-6 20:19:30

受益了

赞回复

yuzhiwen728 2014-7-21 10:25:30

顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶

赞回复

2963091833 2014-7-21 11:13:19

楼主太厉害，引得我们无不称羡啊，32个赞

赞回复

庄泽彬 2014-7-22 10:35:52

不错啊！不错啊！不错啊！

赞回复

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

Vivado 使用Simulink设计FIR滤波器

834 浏览 0 评论
简谈FPGA研发设计相关规范（很实用）

371 浏览 0 评论
Xilinx FPGA编程技巧之常用时序约束详解

1094 浏览 0 评论
基于FPGA的TMDS编码

382 浏览 0 评论
FPGA零基础学习系列精选：半导体存储器和可编程逻辑器件简介

1018 浏览 0 评论

热门帖

新技术VPX VME64总线介绍

1454 浏览 36 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@hauqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航