发 帖  
[资料] 超完善的DFT学习资料
2011-12-15 09:32:30  16036 Design
分享
随着电子电路集成度的提高,电路愈加复杂,要完成一个电路的测试所需要的人力和时间也变得非常巨大。为了节省测试时间,除了采用先进的测试方法外,另外一个方法就是提高设计本身的可测试性。其中,可测试性包括两个方面:一个是可控制性,即为了能够检测出目的故障(fault)或缺陷(defect),可否方便的施加测试向量;另外一个是可观测性,指的是对电路系统的测试结果是否容易被观测到。
  在集成电路(Integrated Circuit,简称IC)进入超大规模集成电路时代,可测试性设计(Design for Test,简称DFT)是电路和芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性(包括可控制性和可观测性)的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。

超完善的DFT学习资料
游客,如果您要查看本帖隐藏内容请回复



超完善的DFT学习资料
超完善的DFT学习资料

3
显示全部楼层
最近下载过的用户(34)
· 2011-12-15 23:36:30
谢谢分享,学习了
· 2011-12-17 16:32:19
不错   
非常感谢楼主的资料分享
· 2011-12-28 14:40:48
a hao hao hao
· 2011-12-28 15:08:54
xuexi
xuexi
xuexi
xuexi
xuexi
xuexi
· 2011-12-31 10:42:50
刚刚接触,来学习一下,我的QQ1586349112
· 2012-1-1 17:21:31
支持!!!!
· 2012-1-21 12:29:16
kankanyoumuyouyong
· 2012-1-30 16:30:04
· 2012-2-8 17:42:43
谢谢,先学习一下
· 2012-2-11 11:25:02
学习,谢谢
· 2012-2-11 22:01:55
谢谢
· 2012-2-15 23:48:10
谢谢~~~~~~~~~~~~~~~~~~
· 2012-2-26 16:42:33
学习中
· 2012-2-28 16:13:32
先顶一个!!!
· 2012-3-8 21:44:18
学习
· 2012-3-24 12:50:18
学习
· 2012-4-3 17:13:58
谢谢,先学习
· 2012-4-4 23:23:10
谢谢
· 2012-4-10 01:27:36
看看

只有小组成员才能发言,加入小组>>

26个成员聚集在这个小组

加入小组

热门话题

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表