发 帖  
[问答]

FPGA编译在place步骤显示“unusual high hold time violation detected”

2466 FPGA 编译
已退回1积分
2020-10-26 18:18:12   评论 分享淘帖 邀请回答
1个回答
2020-10-26 19:26:49 3 评论

举报

3 条评论
  • 2020-10-26 21:53

    工程真的没法提供,照片也不能上传,https://bbs.elecfans.com/jishu_1658336_1_1.html
    我的问题跟上述帖子中的问题是一致的

    卿小小_9e6 回复 大东哥000: 2020-10-27 09:51

    错误表象是时序违例。
    可能是跨时钟域处理有问题,需要检查包括时钟处理、模块/接口例化等在内的情况;还可能是编译设置;实际情况还可能就是简单的时序违例。
    个人平时遇到的时序违例问题,大概率出在跨时钟域处理问题上。
    你这边基本情况理解,可以考虑咨询一下同事。

    大东哥000 回复 卿小小_9e6: 2020-10-28 22:20

    好的,感谢给出指导建议,我再好好研究下,谢谢

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@hauqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表