完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
@yogesh_tripathi您是否已下载其网站上提供的XDC文件?
https://products.avnet.com/shop/en/ema/kits-and-tools/development-kits/aes-a7ev-7a50t-g-3074457345628965496 XDC文件将包含您要查找的信息。 如果您不清楚,请告诉我们。 更新: 有机会看看他们的原理图。 Bank 35断电3.3V,因此您无法从该Bank驱动任何差分输出。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
@yogesh_tripathi你可以指定你指的是哪个Artix-7板。
市场上有很多板子。 对于差分输出,您可以根据Bank VCCO电压和连接的接口使用LVDS_25等支持的任何差分标准。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
@yogesh_tripathi,
检查以下用户指南中的第97页和表1-55: http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf 问候,赛义德 -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
检查主板ucf文件。
它必须有,提到IO标准。 您也可以查看本指南http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf 检查约束指南 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_2/ug903-vivado-using-constraints.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
它的xc7a50t
|
|
|
|
@yogesh_tripathi这是设备。
你在第一篇文章中提到过Artix-7板。 所以我正在寻找Xilinx如何使用AC701的电路板名称。 或者您正在设计带有XC7A50T零件的新电路板? -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
由avnet制作的artix 7a50t
|
|
|
|
@yogesh_tripathi您是否已下载其网站上提供的XDC文件?
https://products.avnet.com/shop/en/ema/kits-and-tools/development-kits/aes-a7ev-7a50t-g-3074457345628965496 XDC文件将包含您要查找的信息。 如果您不清楚,请告诉我们。 更新: 有机会看看他们的原理图。 Bank 35断电3.3V,因此您无法从该Bank驱动任何差分输出。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
对于差分输出,理想情况下,您可以根据该组的VCCO具有任何差分IO标准。
但是,由用户指南提供的主UCF根据连接到硬件上这些IO的组件,对约束提出了建议。 如果您有其他意义,请告诉我们。 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
那些示意图提到的差异对使我感到困惑。谢谢你
|
|
|
|
@yogesh_tripathiYeah,由于原理图中的符号,我之前看到过这种混乱。
仅供参考,您不能驱动差分输出,但您仍然可以通过3.3V的VCCO接收差分输入。 但是当VCCO不等于2.5V时,会有一些限制,如DIFF_TERM不适用于LVDS_25。 因此,您需要一个外部100欧姆端接电阻。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2157 浏览 7 评论
2597 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2071 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2186 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
506浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-17 05:06 , Processed in 0.937783 second(s), Total 85, Slave 69 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号