完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我买了你的kc705并下载了你的电路板文件。
我想使用Cadence的Orcad捕获来重绘原理图。 我怎样才能做到这一点？ 你有Orcad捕获版的电路板文件吗？ 如果您这样做，请发送或建议我。 非常感谢你。 
0
|
|
相关推荐
4个回答
|
|
|
我不确定你是什么意思的板文件，但如果你的意思是brd文件（即allegro布局），你也可以找到原理图来源。
我不确定他们是否在Orcad或概念中，但你应该有原理图。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
@ jhnguyen_99从这里下载文件
https://secure.xilinx.com/webreg/register.do?group=clickthrough&cid=181314&cancellink=http%3A%2F%2Fwww.xilinx.com%2Fsupport%2Fdocumentation%2Findex.htm&eFrom=clicklicense_accept@ xilinx.com＆安培; eSubject =赛灵思+保密+协定＆安培; ETO = clicklicense_ac ... 参考此AR http://www.xilinx.com/support/answers/42901.html -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
打开linkhttp：//www.xilinx.com/products/boards-and-kits/ek-k7-kc705-g.html#documentation
在“文档文件”框中，按照下面的快照选中“Board files” 您可以查看所有Board＆amp; KC705的原理图文件。请注意，原理图文件是inDxDesigner源类型。 另请参阅http://www.xilinx.com/support/answers/11132.html _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2157 浏览 7 评论
2597 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2071 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2186 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
416浏览 1评论
1514浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2174浏览 0评论
505浏览 0评论
1630浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1205
评论
淘帖
4087
