完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,我想确保我的Kintext 7 FPGA使用兼容的外部参考时钟。
我将这个外部时钟连接到运行在1.8V的HP bank上的MRCC / SRCC引脚。 我正在考虑使用以下两个运行LVDS的200MHz时钟之一。 SitimeSIT9102AI-243N33E200.00000 3.3V 200MHz LVDS,350VV摆幅约1.2V。 MicrelDSC1123CI2-200.0000 3.3V 200MHz LVDS,pk至pk摆幅为350mV,以1.4V为中心 这些输出电压偏移和摆动是否对HP库有效? 另外,一旦我们在verilog或其中一个约束文件中使用FPGA,DIFF_TERM可以打开和关闭是否正确? 在此先感谢您的帮助。 |
|
相关推荐
1个回答
|
|
这两个都很好,因为它们不超过1.8V的VCCO值,是的,可以使用内部DIFF_TERM。
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
424浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
509浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 00:05 , Processed in 0.957426 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号