完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有一个Spartan-6设计,我正在转向A Zynq 7020,但有一些差异,我无法弄清楚。
我需要以320Mbps接收8通道LVDS数据,每个通道来自相同的时钟,但可能会有不同的偏差。 为了澄清,FPGA生成并向8个摄像机发送26.66MHz时钟,每个摄像机返回320MHz的时钟和12位SDR数据。 从转发的26.66MHz时钟生成320MHz时钟并将其用于ISERDES(在所有通道上)应该是最简单的,但每个摄像机的时钟数据延迟可能不同,因此必须进行校准。在Spartan-6设计中 我使用了IODELAY相位检测器,但这个功能似乎不在7系列中。 XAPP585建议现在用逻辑完成吗? 另一个问题是7系列中的最大IDELAY非常短,因此无法在低于~415Mbps的数据速率下完全覆盖该时段。最大延迟覆盖的时间超过一半,因此可以使用 仔细考虑状态机,还是有更好的方法? 如果延迟时间过长,可能会使用相移时钟? 或者以更高的速率反序列化并删除重复的位? 所有摄像机的迹线和电缆长度相等,因此偏斜_应该很小。 欢迎任何建议...... 丹尼尔 |
|
相关推荐
3个回答
|
|
我不知道任何CSI-2 IP可用于V7或斯巴达系列(想知道我在哪里可以买到它)但是
是否不可能建立一个长度匹配的板来避免歪斜? 肯定会有*一些*不匹配 在板上,但是如果你使用一个4个通道的时钟,那么Xilinx giga收发器中的CDR模块应该能够“sunc”... |
|
|
|
你有没有找到解决问题的方法?
|
|
|
|
对于我的情况,跟踪和电缆长度匹配良好,所以我最终使用固定延迟。
我做了一些测试,我调整了IDELAY以找到数据被破坏的点,并在中间设置延迟。 在某些情况下这可能不可靠,但在这种情况下它起作用了。 |
|
|
|
只有小组成员才能发言,加入小组>>
2134 浏览 7 评论
2590 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2063 浏览 9 评论
3135 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2166 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
400浏览 1评论
1504浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2165浏览 0评论
495浏览 0评论
1618浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 22:47 , Processed in 0.857451 second(s), Total 47, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号