完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
846
|
嗨，
我们很有兴趣使用具有PLL和MMCM的高频（高达1066 MHz）的Virtex 7（-3速度等级）。 BUFG和MMCM静态精细相移是否在此频率下正常工作？ 我可以使用包括PLL，具有静态精细相移和BUFG的MMCM的项目正常运行模拟，无需定时误差或1 GHz警告。 但是，Virtex 7 DC和开关特性数据表（DS183）中给出的BUFG频率限制为710 MHz。 数据表是错误的吗？ 感谢您的帮助， 大卫 
0
|
|
相关推荐
4个回答
|
|
|
模拟是通用的，没有时序检查。
数据表是正确的，如果正确应用了时序约束，软件也会报告错误。 您需要切换到DDR并使用533 MHz的时钟速率。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢您的回答。
我们希望使用具有从PLL到CLB的最高频率的FPGA，通过具有静态相移的BUFG和MMCM。 Virtex 6 FPGA似乎是800 MHz最高频率（-3速度等级，优于Virtex 7 FPGA！）的最佳产品，因此我们应该为我们的设计选择Virtex 6 FPGA。 谢谢 |
|
|
|
|
|
在7系列中，速度等级-3设备支持高达741 M Hz。
与Virtex-6相比，7系列具有许多增强功能。 因此，根据您的应用要求，您可以选择7系列。 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
我们的设计中不需要Virtex 7高级功能，但只有CLB和最高频率。
我们目前的设计使用-12 Virtex 4 FPGA，频率为500MHz。 频率增加到800 MHz将使我们获得更好的性能，因此我们可能会在下一个设计中使用-3 Virtex 6 FPGA。 再次感谢您的回答， 大卫 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2187 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1552
