发 帖  
原厂入驻New
[问答] 如何使用输出驱动器的源端接来匹配走线阻抗以驱动信号到QDR存储器
88 存储器
分享
嗨,
我的FPGA是XC5VFX130T-1FFG1738,QDRII + SRAM是CY7C1513KV18。
我注意到当我在ISE工具中生成QDRII + MIG IP内核时,IOSTANDARD会自动设置为HSTL_I。
我想使用输出驱动器的源端接来匹配走线阻抗以驱动信号到QDR存储器,但遗憾的是HSTL没有输出源端接能力。
我有外部参考电阻连接到VRN / VRP。
我的问题是,我可以将UCF中的IOSTANDARD更改为具有LVDCI_18等串行终端的标准,这样我可以节省BOM并且不确定并行终端方案中的外部电阻吗?
或者没有办法解决它,我必须使用外部电阻终端方案?
谢谢
0
2020-7-8 15:11:37   评论 分享淘帖 邀请回答
1个回答
T,
你可以使用你想要的任何东西。
至于它是否可行,这取决于您的电路板布局和信号完整性工程。
我会运行一个IBIS模拟来看看会发生什么。
Austin Lesea主要工程师Xilinx San Jose
2020-7-8 15:16:41 评论

举报

只有小组成员才能发言,加入小组>>

98个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表