发 帖  
原厂入驻New
[讨论] ISE开发时需要注意什么
2020-6-23 10:37:36  191 ISE FPGA Xilinx VHDL
分享
ISE 要求在对文件进行综合或布线之前必须要有一个存在的工程,在新建 工程时,需要设置以下几点。
(1)工程名,最好用英文不要有汉字,因为 ISE 下有些工具对于含有汉字的文件目录支持的不是很好。
(2)工程所在目录。ISE 所产生的输出文件将全部放在该目录下,但对源文件的目录没有要求。
(3)器件家族。即设计中所采用的 FPGAxilinx 的哪一大类。
(4)器件型号。具体大类下的哪一种器件,此外还要设置封装和速度等级等,这些信息都可以从芯片上 提供的信息直接得到。
(5)综合软件。由于 ISE 预置了 4 种可选的综合器接口(XST 为 Xilinx 自己开发,FPGA Express 是 Synopsys 公司的 OEM 版,在安装 ISE 时就已经装好了。而 SynplIFy/Synplify Pro 则需要另外购买并安装),所以必 须选择一种作为该工程的综合器。4 种综合器全部支持 Verilog 和 VHDL。但有一点必须注意:如果设计中 用到原理图,则只能选择 XST 或 FPGA Express 作综合器,因为 Synplify Pro 不支持原理图方式。
0
2020-6-23 10:37:36   评论 分享淘帖 举报

相关讨论

撰写讨论

你正在撰写讨论

如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
发讨论
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表